TSMC、2025年第1四半期取締役会の決議を発表[25/2/12]
【2025年2月12日、台湾・新竹】
TSMCの取締役会は2025年第1四半期の会合を開催し、以下の決議を承認しました。
2024年の業績報告と財務諸表の承認
2024年の連結売上高は2兆8,943.1億台湾ドル、純利益は1兆1,732.7億台湾ドル。
1株当たりの希薄化後利益は45.25台湾ドル。
2024年の従業員向け業績ボーナスと利益分配の承認
総額1,405.92億台湾ドル。
業績ボーナスは7,029.63億台湾ドル、利益分配金も同額で2025年7月に支給予定。
設備投資計画の承認（約171.41億米ドル）
先端技術向け設備の導入・アップグレード。
先端パッケージングや特殊技術の生産能力拡大。
新工場の建設および設備導入。
TSMC Global Ltd.への最大100億米ドルの資本注入
外貨ヘッジコスト削減を目的に実施。
2025年株主総会（AGM）の開催決定
日時：2025年6月3日 午前9時
会場：台湾・新竹のシェラトンホテル（3階）
人事昇進の承認
人事部門シニアディレクターのP.H. Chen氏を副社長に昇進。
キオクシアとサンディスクが332層積層の新3次元フラッシュメモリ技術を開発[25/2/20]
- キオクシアとサンディスクが4.8Gb/秒のNANDインターフェース速度を実現する新3次元フラッシュメモリ技術を開発
- 現行の第8世代比で33%の速度向上、入出力電力効率は最大34%改善
- 第10世代では332層積層とフロアプラン最適化でビット密度59%向上
- CBA技術、Toggle DDR6.0インターフェース、SCAプロトコル、PI-LTT技術を採用
- AIデータ増加に対応する大容量・高速・低消費電力のストレージソリューションを目指す
ビット密度について
ビット密度とは、フラッシュメモリチップの単位面積あたりにどれだけ多くのデータを格納できるかを示す指標です。ビット密度が高いほど、同じチップサイズでより多くのデータを保存することができます。
キオクシアの技術発表では、第10世代3次元フラッシュメモリで以下の2つの方法によってビット密度を59%向上させています：
- 垂直方向の高密度化：メモリセルの積層数を332層まで増やすことで、単位面積あたりの記憶容量を向上
- 水平方向の高密度化：フロアプラン（チップ上の回路配置）を最適化することで、チップの面積利用効率を改善
ビット密度の向上は、より大容量のストレージデバイスをコンパクトなサイズで実現することを可能にし、データセンターの省スペース化やモバイルデバイスの大容量化に貢献します。
フロアプランの最適化とは
フロアプランの最適化とは、半導体チップ上の回路要素（トランジスタ、配線など）の配置を効率的に行うことです。これにより：
- チップ面積の無駄を減らし、単位面積あたりの記憶容量を向上
- 信号経路の最短化による性能向上
- 電力消費の最適化
が実現できます。この技術は、特に大容量のNANDフラッシュメモリの製造において重要な役割を果たしています。
CBA技術とは
CBA（CMOS directly Bonded to Array）技術は、NANDフラッシュメモリの製造において革新的な手法を導入した技術です。従来の製造方法と異なり、以下の特徴があります：
- CMOS回路とメモリセルアレイを別々のウエハーで製造
- ウエハーボンディング技術を使用して両者を直接接合
- 製造プロセスの最適化が可能になり、性能向上とコスト効率の改善を実現
この技術により、CMOS回路とメモリセルアレイをそれぞれ最適な製造プロセスで作ることができ、性能と信頼性の向上、製造コストの最適化が可能になります。
また、CBA技術の採用により、次世代の3次元フラッシュメモリにおいて以下のような利点が得られます：
- 高速データ転送の実現
- 消費電力の低減
- 製造工程の効率化
- チップの高密度化の促進
Toggle DDR6.0インターフェースとは
Toggle DDR6.0インターフェースは、NANDフラッシュメモリのデータ転送に使用される最新の高速インターフェース規格です。以下の特徴があります：
- 従来のToggle DDR規格の最新バージョンで、データ転送速度を4.8Gb/秒まで向上
- DDR（Double Data Rate）技術により、クロック信号の立ち上がりと立ち下がりの両方でデータを転送
- 高速データ転送と低消費電力を両立
このインターフェースの採用により、NANDフラッシュメモリの読み書き速度が大幅に向上し、データセンターやモバイルデバイスなどでの高速なデータアクセスが可能になります。
SCAプロトコルとは
SCA（Separate Command Address）プロトコルは、NANDフラッシュメモリのデータ転送効率を向上させる新しい命令・アドレス入力方式です。主な特徴は以下の通りです：
- コマンド/アドレス用とデータ転送用のバスを完全に分離
- 並列処理によるデータ入出力時間の短縮
- システム全体のスループット向上
従来の方式では、コマンド/アドレスの入力とデータ転送に同じバスを使用していたため、これらの処理を順次実行する必要がありました。SCAプロトコルでは、これらの処理を並列化することで、データ転送の待ち時間を大幅に削減し、全体的な性能向上を実現しています。
この技術は特に大容量データの転送時に効果を発揮し、AIワークロードやビッグデータ処理などの高速データアクセスが必要なアプリケーションに適しています。
PI-LTT技術とは
PI-LTT（Programmable Input-Level Transition Timing）技術は、NANDフラッシュメモリの消費電力を効率的に低減するための新しい技術です。主な特徴は以下の通りです：
- データ入出力時の信号遷移タイミングをプログラム可能に制御
- 不要な信号遷移を抑制することによる消費電力の削減
- データ転送の信頼性を維持しながら電力効率を改善
この技術は、特に高速データ転送時の電力消費を最適化することで、デバイスの発熱を抑制し、より効率的なメモリ動作を実現します。これは、モバイルデバイスのバッテリー寿命の延長やデータセンターの消費電力削減に貢献する重要な技術革新です。
