Samsung Foundryは背面給電技術（BSPDN）をSF1.4（1.4nm相当）プロセスに組み込む計画を持ち、業界3番手として参戦しています。

GAAトランジスタ（MBCFET）では最も先行したSamsungですが、BSPDNの開発ではIntelおよびTSMCに対してやや遅れている状況です。

本記事ではSamsungのBSPDN戦略、現状の課題、そして2028年以降に向けた逆転への野望を解説します。

Contents
  1. Samsungの半導体ファウンドリーにおける現状
  2. SamsungのGAAとBSPDNの経緯
  3. Samsungの技術ロードマップとBSPDN計画
  4. SamsungとIntel・TSMCのBSPDN比較
  5. Samsung独自のBSPDN技術アプローチ
  6. SamsungのBSPDN顧客獲得戦略
  7. Samsung Foundryの財務投資とBSPDN開発体制
  8. Samsungが持つ逆転カード：メモリ×ロジック統合
  9. まとめ：3番手から追撃するSamsungのBSPDN

Samsungの半導体ファウンドリーにおける現状

Samsung Foundryは世界第2位のファウンドリーですが、近年TSMCとの技術差が課題になっています。

GAAトランジスタ（MBCFET）の採用は3nmノード（SF3）でTSMCやIntelより先行しましたが、歩留まりの問題や顧客獲得で苦戦したとの報告があります。

2024〜2025年にかけてSamsungは大規模な製造・開発体制の見直しを行い、2nm以降の次世代プロセス競争に向けた巻き返しを図っています。

BSPDNはその巻き返し策の核心の一つとして位置づけられています。

SamsungのGAAとBSPDNの経緯

GAA（MBCFET）での先行優位

SamsungはGAAトランジスタを「MBCFET（Multi-Bridge Channel FET）」と呼んでいます。

業界でFinFETからGAAへの移行において、Samsungは世界初となるGAA採用ロジックプロセス（SF3：3nm相当）を2022年に量産開始しました。

これはTSMCのN3（FinFET）、IntelのIntel 4（FinFET）に先行するものでした。

しかしGAA採用の先行は必ずしも市場での優位には直結しませんでした。

歩留まりの課題、顧客製品への採用が限られたことなどもあり、TSMCはN3Eでの安定量産でシェアを維持しています。

BSPDNへの取り組み

SamsungはBSPDN技術の開発も進めており、SF2（2nm）からの導入を目指すとされていましたが、開発の複雑さとGAAとの統合課題から、現状ではSF1.4以降での採用が現実的とみられています。

Samsungの技術ロードマップとBSPDN計画

プロセス世代GAA構造BSPDN量産予定
SF33nmMBCFET（3枚ナノシート）なし2022年（済）
SF22nmMBCFET改良版未定/限定的2025〜2026年予定
SF1.41.4nmMBCFET（高性能版）採用計画2027〜2028年予定
SF1（CFET）1nm以下CFET（NMOS/PMOS積層）必須2028年以降

SamsungとIntel・TSMCのBSPDN比較

Intel2023年に実証完了（Blue Sky Creek）。2026年Intel 14Aで量産計画。業界最先行。

TSMCA16（2026年後半）でのSPR採用を計画。量産経験・顧客基盤で強み。

SamsungSF1.4（2027〜2028年）での採用計画。現時点では実証報告が限られる。

Samsungの課題

業界関係者の間では、SamsungのBSPDNはIntel・TSMCに対して1〜2年程度の遅れがあるとの見方があります。特にナノビア形成技術と表裏アライメント精度において、Samsungは追加の開発投資が必要とされています。また2024〜2025年にかけてのSamsungの製造歩留まり問題（SF3・SF2世代）が、BSPDNへの技術リソース集中を妨げていた可能性も指摘されています。

Samsung独自のBSPDN技術アプローチ

Buried Power Rail（BPR）との組み合わせ

SamsungはBSPDNの前段階技術として「Buried Power Rail（BPR：埋め込み電源レール）」を開発・採用しています。BPRはシリコン基板の表面近くに電源配線を「埋め込む」技術で、完全な裏面給電ではないものの、電源配線による表面配線層の占有を低減します。SamsungのSF3ではBPRを採用しており、BSPDNへの橋渡し技術として活用しています。

Samsungのナノビア技術

SamsungはBSPDNのキー技術であるナノビア（Backside Via）を「Nano TSV（ナノ貫通シリコンビア）」と呼んでいます。この技術は同社が積層型NANDフラッシュ（V-NAND）やHBM（広帯域メモリ）で培ったTSV技術を、ロジックチップのナノスケールに適用したものです。しかしメモリ向けのTSVと比べてロジック向けのナノTSVははるかに微細（直径が1/10以下）であり、別の技術課題があります。

Samsung V-NAND技術のロジックへの転用

Samsungは240層を超えるV-NAND（2024〜2025年）を量産する世界有数のTSV技術保有企業です。V-NAND用のTSV（直径：数百nm〜数μm）とロジック向けナノビア（直径：20〜100nm）は構造が全く異なりますが、プロセス設計・材料・装置制御の知見は一部共通化できます。この「メモリ部門との技術シナジー」はSamsungがBSPDNに持つ独自の強みです。

SamsungのBSPDN顧客獲得戦略

SamsungがBSPDNを採用したSF1.4プロセスで狙う顧客は：

  • Qualcomm：Samsung ExyniosからSnapdragonの一部をSamsungファウンドリーで製造させる計画（歩留まり改善が前提）
  • NVIDIA：TSMC依存の分散化策として、次世代GPU一部製造をSamsungに委託する可能性（中長期）
  • Google：TensorチップのSamsung製造継続と次世代への発展
  • Samsung自社製品：Exynosプロセッサ・次世代AI半導体（Mach-1系）
  • US/欧州ハイパースケーラー：AI加速器の多様調達戦略の一環

Samsung Foundryの財務投資とBSPDN開発体制

SamsungはBSPDNを含む次世代プロセス開発に2024〜2026年の3年間で約30兆ウォン（約3.4兆円）以上の設備投資を計画しています。主な投資先は：

投資分野内容BSPDNとの関連
平澤P4ライン（韓国）最先端ロジック製造ライン増強BSPDN量産ラインの中核
テイラーFAB（米国テキサス）2nm以降の先端ファウンドリー米国顧客向けBSPDN製造
R&D（화성/수원）ナノビア・薄化技術研究BSPDNコア技術開発
EDA・設計インフラBSPDN対応PDK整備顧客設計サポート体制の整備

Samsungが持つ逆転カード：メモリ×ロジック統合

Samsungの最大の強みは、世界最大のDRAM・NANDメモリメーカーとロジックファウンドリーを同一企業内に持つことです。BSPDNが本格的に普及した世界では、HBM（広帯域メモリ）などのメモリとロジックダイを3D積層するシステムが主流になります。このようなシステムでは、メモリとロジック両方のBSPDN最適化が必要であり、Samsungはこれを一元設計できる唯一の企業と言えます。

2028年以降のシナリオ

もしSamsungがSF1.4でBSPDNを成功させ、HBMとロジックの3D統合をBSPDNベースで実現できれば、AIアクセラレーター市場での競争力が一気に向上します。このシナリオを「Samsung逆転シナリオ」として多くのアナリストが注視しています。ただしその前提として、SF2での歩留まり改善と安定量産の実現が不可欠です。

まとめ：3番手から追撃するSamsungのBSPDN

SamsungのBSPDN開発はIntelやTSMCより遅れているというのが現状の評価ですが、メモリ事業との技術シナジー、大規模な投資体制、そして世界2位のファウンドリーとしての製造キャパシティは、逆転を可能にする材料を備えています。SF1.4でBSPDNが実現し、かつ歩留まり問題を克服した先に、Samsungが描く「半導体統合プラットフォーム」の姿があります。2027〜2028年がその分岐点となるでしょう。