ウェーハレベルパッケージング（WLP・WLCSP・FO-WLP）とは？【スマホ半導体を小型化する技術】
スマートフォンの中に入っている半導体チップを見ると、とても小さいことに気づきます。
パッケージがチップとほぼ同じ大きさの「チップスケールパッケージ」を実現しているのが、ウェーハレベルパッケージング（WLP）という技術です。
ウェーハレベルパッケージング（WLP）とは
従来の半導体後工程では、ウェーハをダイシングして個々のチップに切り出してから、リードフレームや基板にマウント・ボンディングしてパッケージ化していました。
WLP（Wafer-Level Packaging）は、この順番を逆にした技術です。
ウェーハを切り出す前に、ウェーハ上でまとめてパッケージング処理（再配線層形成・バンプ形成など）を行い、最後にダイシングして個別のパッケージとして出荷するという方法です。
WLPのメリット
- 超小型：パッケージサイズをチップとほぼ同じにできる（チップスケール）
- 低コスト：ウェーハ単位でまとめて処理するため量産効率が高い
- 低プロファイル：薄型パッケージが実現できる
- 電気特性が良い：チップから基板への距離が短く、信号損失が小さい
WLPの主な種類
①WLCSP（Wafer-Level Chip Scale Package）
最もシンプルなWLPです。チップ上に再配線層（RDL：Redistribution Layer）を形成し、はんだボール（バンプ）を並べて、そのままパッケージとします。
WLCSPはスマートフォン向けの電源IC・センサー・Bluetooth/Wi-Fiチップなど、小型・低電力のチップに広く使われています。
ただし、パッケージ面積＝チップ面積なので、入出力端子（I/O）の数が多いチップには向きません。
②Fan-Out WLP（FO-WLP）
WLCSPの弱点（I/O数の制約）を克服したのがFan-Out WLP（ファンアウト WLP）です。
チップを一度モールド樹脂で再封止し（人工ウェーハを作る）、チップの外側（Fan-Out領域）まで再配線層を延伸することで、より多くのI/O端子を確保できます。
代表例が**TSMCのInFO（Integrated Fan-Out）**で、AppleのiPhone向けA10プロセッサから採用されています。
③Fan-In WLP
チップの面内（Fan-In領域）でのみ再配線する従来のWLCSP方式をFan-In WLPと呼ぶこともあります。
FO-WLPの最新動向（2025年）
AI半導体への応用
FO-WLPの技術は、AI半導体の先端パッケージングにも応用されています。
TSMCのInFO_oS（InFO on Substrate）は、CoWoSと組み合わせてAIアクセラレーター向けパッケージに使われています。
パネルレベルパッケージング（PLP）
WLPの次の進化形として、ウェーハ（円形）ではなく四角いパネル（液晶パネルのような大判基板）を使った「パネルレベルパッケージング（PLP）」の開発が進んでいます。
パネルは円形ウェーハより面積が大きく、取り数が多くなるためコスト削減効果が大きいとされています。Samsungなどが積極的に研究開発を進めています。
WLPを手がける主要企業
- TSMC：InFO（Fan-Out）でスマートフォンSoC向けに世界最大シェア
- ASEグループ：OSATとしてFO-WLPを提供（FOCoS、FOSiP）
- Amkor：SWIFT（FO-WLP）を展開
- JCET（長電科技）：中国最大のOSATでFO-WLP強化中
- ローム・村田製作所等：国内企業も独自WLPで差別化
まとめ
ウェーハレベルパッケージング（WLP）は、スマートフォンの小型・薄型化を支えてきた後工程技術です。
WLCSPから始まり、FO-WLPへと進化し、今やAI半導体の先端パッケージングにまで応用されています。半導体後工程の中でも特に注目度の高い技術の一つです。
