ABF基板（FC-BGA）とは何か──NVIDIAのGPUを物理的に支える「絶縁フィルム基板」の仕組みと重要性
基板なくしてAI GPUは動かない
「NVIDIA H100のチップはTSMCが作る」は正しい。しかし「H100が使えるようになるまで」には、もう一段階ある。チップ（ダイ）単体ではマザーボードに刺さらない。ダイの極小な接続端子を、マザーボードの粗い端子ピッチに変換し、電源・信号・データを整えて橋渡しするのがICパッケージ基板（FC-BGA）だ。
そのFC-BGA基板の絶縁層に使われているのが、ABF（Ajinomoto Build-up Film：味の素ビルドアップフィルム）だ。食品会社・味の素の素材子会社が世界市場をほぼ独占するこの絶縁フィルムなしに、現代のAI半導体は成立しない。
FC-BGAとは何か――チップとマザーボードをつなぐ「変換装置」
FC-BGA（Flip-Chip Ball Grid Array）は、半導体チップ（ダイ）を実装するパッケージの形式の一つだ。「Flip-Chip」はダイを裏返してバンプ（微小な金属突起）で基板に直接接続する実装方式、「Ball Grid Array」は基板裏面にボール状のはんだ端子を格子状に並べてマザーボードに接続する形式を指す。
なぜこの複雑な構造が必要なのかを理解するには、スケールの違いを把握する必要がある。
| 接続箇所 | 端子ピッチ（間隔） |
|---|---|
| チップ（ダイ）側の接続端子 | 約40〜100μm（マイクロメートル） |
| FC-BGA基板の上面（チップ側） | 約100〜150μm |
| FC-BGA基板の下面（マザーボード側） | 約800〜1,000μm（1mm弱） |
| マザーボードのソケット | 約1,000μm（1mm）前後 |
FC-BGA基板は、チップ側の微細な端子を受け取り、多層の内部配線を通じてマザーボード側の粗いピッチへと「ファンアウト」する。この変換がなければ、どんな高性能チップも電源すら供給できない。
ABF（味の素ビルドアップフィルム）とは何か
FC-BGA基板の絶縁層に使われるのがABFだ。「Ajinomoto Build-up Film」の頭文字を取った材料で、味の素グループの子会社・味の素ファインテクノが製造・販売している。
ABFの本体は、エポキシ樹脂を主成分とするフィルム状の絶縁材料だ。この薄いフィルムを銅配線層の上に貼り、レーザーで穴（ビアホール）を開け、銅めっきで配線を引き、また次のABFを貼る……という工程を繰り返すことで、多層の配線構造が「積み上がっていく」。これが「ビルドアップ（Build-up）」という名の由来だ。
ABFが選ばれる理由：4つの特性
| 特性 | 内容 | AI基板への影響 |
|---|---|---|
| 低誘電率・低誘電正接 | 電気信号のロスが少ない | 高速データ転送を維持 |
| 低熱膨張係数（CTE） | 温度変化で伸び縮みしにくい | シリコンチップとの膨張差を吸収 |
| 低吸湿性 | 湿度を吸いにくい | 信頼性・長寿命化 |
| 微細加工適性 | レーザーで精密に穴を開けられる | 5μm以下のビア形成が可能 |
現在、ABFは全世界のPCのほぼ100%のCPUパッケージに採用されており、AI向けサーバー基板でも事実上の標準材料となっている。
ビルドアップ工法のプロセスを追う
FC-BGA基板がどのように作られるかを、工程順に整理する。
- コア基板の準備：中央に位置するガラス繊維強化エポキシ基板（コア）を出発点とする。コアには機械ドリルで穴を開け、スルーホールめっきで表裏を導通させる。
- ABFの積層：コアの表裏にABFフィルムをラミネート（貼り付け）し、熱と圧力で密着させる。
- ビアホール形成：レーザーでABFを局所的に除去し、下層配線に達する微細な穴（ビアホール）を開ける。
- 銅めっきと配線形成：ビアホール内と表面に銅めっきを施し、SAP法（セミアディティブ工法）で必要な配線パターンを形成する。不要部分をエッチングで除去。
- 繰り返し積層：工程2〜4を繰り返す。NVIDIA H100では16〜20層、B200では24〜32層以上がこの方法で積み上げられる。
- 表面処理・品質検査：最外層にソルダーレジストを形成し、チップ実装側はバンプ、マザーボード側ははんだボールを取り付けて完成。
AI GPUで層数が増え続ける理由
NVIDIA GPUの世代交代と同時に、FC-BGA基板の層数は着実に増加してきた。なぜか。
| GPU世代 | 基板層数（推定） | 消費電力 | 主な変化 |
|---|---|---|---|
| A100（Ampere） | 約16層 | 400W | 基準 |
| H100（Hopper） | 16〜20層 | 700W | NVLink帯域幅拡大・HBM3採用 |
| B200（Blackwell） | 24〜32層以上 | 1,000W | デュアルダイ・HBM3e×8スタック・NVLink 5.0 |
層数が増える主な要因は3つだ。
①電力配線の複雑化：B200は消費電力1,000Wに達し、A100の2.5倍に上る。大電流を安定して分配するための電源レール（VRMからチップへの電源配線）が増え、それだけ配線層が必要になる。
②信号線の増加：NVLink 5.0は帯域幅1,800 GB/s（H100比2倍）を実現するため、GPU間を結ぶ信号線が増加する。干渉を避けながら高速信号を通すには、層を分けてルーティングするしかない。
③デュアルダイ実装：B200はGPUダイを2枚1パッケージに統合する構成を採る。2チップ間の信号経路・電源系統が加わり、配線設計がさらに複雑になる。
さらに重要な数字がある。サーバー向け基板はPC向けに比べ、面積が3.5倍・枚数が3倍で、ABF使用面積は合計10.5倍に達する。AI需要の拡大はABF需要を桁違いのレベルで押し上げている。
ABF基板とCoWoSの違い――混同しやすい2つの技術
ABF基板とCoWoSはどちらも「AI半導体のパッケージング」に関係するが、担う役割が異なる。混同されやすいので整理しておく。
| 項目 | ABF基板（FC-BGA） | CoWoS |
|---|---|---|
| 役割 | チップ↔マザーボード間の変換 | GPU↔HBMの超高密度接続 |
| 主素材 | ABFフィルム＋銅配線 | シリコンインターポーザ |
| 製造者 | イビデン・新光電工・AT&S等 | TSMC（独占） |
| 接続密度 | 数十〜数百μmピッチ | 数μmピッチ（超微細） |
| チェーン上の位置 | CoWoSパッケージの「外側」 | ABF基板の「上」に搭載 |
具体的な構造を上から順に並べると以下のようになる。
【チップの配置順】GPU＋HBMダイ → シリコンインターポーザ（CoWoS）→ FC-BGA基板（ABF積層）→ マザーボード
CoWoSはGPUダイとHBMを「超高密度でつなぐ技術」であり、FC-BGA基板はその完成パッケージをさらに「マザーボードに橋渡しする技術」だ。どちらが欠けても、AI GPUはシステムとして機能しない。
なぜイビデンだけが最高難度品を量産できるのか
NVIDIA B200のような最高難度のFC-BGA基板を安定量産できるサプライヤーは、世界でも事実上イビデンと新光電工に限られている。その背景にはFC-BGA製造の技術的ハードルの高さがある。
- SAP法の精度：銅配線のライン幅とスペース（間隔）をそれぞれ2μm以下に収めるセミアディティブプロセス。1μmのずれも歩留まりに直結する。
- 多層化の難しさ：32層を積み上げる過程で、各層の位置ずれ・絶縁層の厚さばらつきを累積させないことが求められる。1層でも不良があれば基板全体が廃棄になる。
- 大型基板の反り対策：B200向け基板はH100より大型化しており、ラミネート・めっき・焼成の各工程で「反り」が生じやすい。これを抑える製造ノウハウは一朝一夕には習得できない。
新規参入メーカーが製造ラインを立ち上げてから量産品質に達するまで、5〜7年かかるとされるのはこれらの難易度が理由だ。
まとめ――ABF基板はAIサプライチェーンの「最後の橋」
CoWoSがGPUとHBMをつなぎ、ABF基板がそのパッケージをシステムに接続する。AI半導体のバリューチェーンにおいて、ABF基板は「最後の橋」に位置する。
TSMC（Fab）・NVIDIA（設計）・SK Hynix（HBM）・TSMC（CoWoS）と話題になりがちな主役の陰で、岐阜で作られるABF基板がなければAI GPUはマザーボードに刺さらない。そしてその絶縁フィルムを世界に供給するのは、味の素ファインテクノだ。
AI需要の拡大とともに、FC-BGA基板の層数はさらに増え、ABFの消費面積はさらに広がる。この「静かな独占者」たちの存在感は、AI半導体産業の成長とともに増し続けるだろう。
関連記事：イビデン完全解説2026・CoWoSボトルネック2026
