パッケージSoIC完全解説──TSMCの3D積層とSoIC-X/SoIC-Pの違い・ボンドピッチの進化【2026年版】 2026-09-26 AI半導体の性能競争は、トランジスタの微細化だけでは説明がつかなくなりました。ダイをどう積み、どう繋ぐか——そこがボトルネックになっています …
パッケージFoveros(フォベロス)完全解説──Intelの3D積層とEMIBとの違い・バンプピッチの進化【2026年版】 2026-09-22 AI半導体の性能が「トランジスタを微細化する」だけでは伸びなくなった今、勝負の場はパッケージングに移っています。その中でIntelが20年か …
パッケージ半導体チップの放熱技術|熱のボトルネックはTIM、金属の10分の1しか通さない接合部 2026-09-19 AIチップの発熱が問題になっています。ただし「熱い」こと自体が問題なのではありません。発生した熱を、どうやって外まで運び出すか——経路のほう …
パッケージパネルレベルパッケージ(PLP)とは|円形ウェハを捨てて面積6倍、ディスプレイ産業が参入する理由 2026-09-18 AI半導体の供給を縛っているのは、いまや前工程ではなく後工程です。CoWoSの生産能力が需要に追いつかない状況が続いています。 その突破口と …
パッケージウェーハレベルパッケージング(WLP・WLCSP・FO-WLP)とは?【スマホ半導体を小型化する技術】 2026-07-02 semi-connect編集室 スマートフォンの中に入っている半導体チップを見ると、とても小さいことに気づきます。 パッケージがチップとほぼ同じ大きさの「チップスケー …