Foveros（フォベロス）完全解説──Intelの3D積層とEMIBとの違い・バンプピッチの進化【2026年版】

AI半導体の性能が「トランジスタを微細化する」だけでは伸びなくなった今、勝負の場はパッケージングに移っています。その中でIntelが20年かけて実用化したのがFoveros（フォベロス）──ダイ（チップ）を縦に積む3D積層技術です。

Intelにはもう一つEMIBという有名な技術がありますが、この2つは役割がまったく違います。そしてFoveros自体も、Foveros-S・Foveros-R・Foveros Omni・Foveros Directと枝分かれしており、どれがハイブリッドボンディングでどれが違うのかが混乱の種になっています。

この記事では、Foverosの仕組みを、EMIBとの違い・バンプピッチの進化・TSMCのCoWoS/SoICとの比較まで整理します。

1. Foverosとは──ダイを縦に積む

Foverosは、複数のダイを垂直方向に積み重ねて1つのパッケージにする3D積層技術です。Intelが2018年12月に発表し、開発には20年を要したとされます。

画期的だったのは、ロジックとロジックを積層した点です。それまでもロジックの上にメモリを載せる構成はありましたが、ロジック同士を積むのは業界初でした。発熱をどう逃がすかを含め、多くの技術革新が必要でした。

なぜ縦に積むのか。理由は単純で、横に並べると配線が長くなるからです。ダイ間の距離が伸びれば、信号の遅延と消費電力が増えます。縦に積めば距離はダイの厚み分まで縮みます。チップレットという設計思想が成立するのも、こうした実装技術があってこそです。

2. EMIBとの違い──横に繋ぐか、縦に積むか

Intelの2大パッケージング技術を混同しないためのポイントです。

EMIBはシリコンインターポーザを丸ごと使わず、必要な場所にだけブリッジを埋める発想です。大きなインターポーザは高価なので、コスト面で有利になります。

一方Foverosは距離を縮めることに全振りした技術です。この2つは競合ではなく、組み合わせて使うものという点が重要です。

3. Intelのパッケージング・ポートフォリオ

Intel Foundryが公表している技術の一覧です。

「EMIB 3.5D」とは何か

2.5Dでも3Dでもなく3.5D。これはEMIBによる横方向の接続と、Foverosによる縦方向の積層を同一パッケージ内で併用する構成を指します。

大きなダイ同士はEMIBで横に繋ぎ、その一部はFoverosで縦に積む。用途ごとに最適な接続方式を使い分けるという考え方です。名前は奇妙ですが、実態を素直に表しています。

4. バンプピッチの進化

パッケージング技術の実力は、バンプピッチ（接続端子の間隔）で測ります。ピッチが狭いほど、単位面積あたりに通せる配線が増えます。

【重要】Foveros Omniはハイブリッドボンディングではない

ここが最も誤解されるポイントです。

Foveros Omniは25μmピッチで1,600本/mm²という高密度を実現していますが、まだバンプを使っています。そのためハイブリッドボンディングには分類されません。

これに対しFoveros Directは、トップチップレットとベースチップレットの間にバンプを挟みません。分子間力を利用して銅配線同士を直接接続します。これが本来のハイブリッドボンディング（Cu-to-Cu直接接合）です。

バンプが無くなると何が起きるか。

• ピッチが一気に縮む──25μm から 9μm へ。面積あたりの配線数は約7倍
• 電気抵抗が下がる──はんだ層を介さず銅が直接つながる
• 熱が伝わりやすくなる──積層時の最大の敵である発熱の逃がし方が改善する

同じCu-to-Cu直接接合は、キオクシアのNANDが採用するCBA技術や、フリップチップ実装の進化形としても使われています。先端実装の共通言語になりつつある技術です。

5. TSMCのCoWoS／SoICとの位置関係

Intelの技術だけを見ていると全体像を見失います。競合の枠組みと対応づけると理解しやすくなります。

構造面では、FoverosはTSMCのSoIC F2F（Face to Face）に近いとされます。2つのダイを向かい合わせにしてバンプを繋ぐ形で、銅のバンプ（柱に近い形状）同士をニッケルのはんだで接続する構造です。

アプローチの違いは、インターポーザの扱いに出ます。TSMCのCoWoSは大きなシリコンインターポーザを使い、Intelはブリッジ（EMIB）で済ませる。後者はコストで有利ですが、設計の自由度では前者に分があります。CoWoSの供給制約はAI半導体の生産ボトルネックとして知られており、この構図はそのままABF基板の需給にもつながっています。

6. 実際に使われている製品

• Lakefield（2020年発表）──Foverosを採用した最初の量産製品。小型・低消費電力デバイス向けに、異なるプロセスのダイを積層
• Meteor Lake──Foverosを本格採用。772本/mm²弱の接続密度を実現し、タイル（チップレット）構成のCPUを成立させた
• Foveros-R──RDLインターポーザ版。2027年量産予定

Intelは2024年1月、米ニューメキシコ州に先進パッケージング工場を開設し、Foveros対応の生産体制を整えています。設計だけでなく、実装の生産能力そのものが競争力になる時代に入ったことを示す動きです。

まとめ

• Foverosはダイを縦に積む3D積層技術。Intelが20年かけて実用化し、ロジック同士の積層は業界初だった
• EMIBは横（2.5D）、Foverosは縦（3D）。競合ではなく使い分けるもので、両方を1パッケージに統合したのがEMIB 3.5D
• ピッチ競争はEMIB 55→45→36μm、Foveros 36→25μm、Foveros Direct 9μmと進んでいる
• Foveros Omni（25μm）はまだバンプを使うため、ハイブリッドボンディングではない。バンプを使わずCu同士を直接接合するのがFoveros Direct
• 構造的にはTSMCのSoIC F2Fに近い。Intelはブリッジ、TSMCは大型インターポーザという設計思想の違いがある
• Foveros-Rは2027年量産予定。Intelは生産拠点（ニューメキシコ）も整備済み

微細化が鈍化するほど、性能の伸びしろは実装側に移ります。「何nmか」ではなく「どう繋ぐか」が競争軸になる──Foverosはその象徴的な技術です。

関連記事：EMIB完全解説｜Intelのシリコンブリッジ｜ハイブリッドボンディング完全解説｜チップレット技術の完全解説｜TSV（シリコン貫通電極）とは