CoWoSボトルネック2026：NVIDIAが60%を独占するTSMC先端パッケージの実態
AI半導体の「真のボトルネック」が変わった
2026年のAI半導体業界で最も重要な制約は、もはやウェーハ製造（Fab）ではない。H100・B200・GB200を問わず、ロジックダイ自体の製造キャパシティは一定確保されている。問題はその後工程――先端パッケージング（CoWoS）にある。
「ウェーハが作れているのにチップが届かない」という逆説的な状況が、2024年末から本格化している。TSMCのCoWoS生産ラインは事実上完全予約で埋まっており、2026年の総需要は推定100万ウェーハ超。これはTSMCが持つ供給能力の限界に迫る数字だ。
本記事では、CoWoSとは何か・なぜボトルネックになったのか・日本企業や次世代技術への影響まで、最新データをもとに整理する。
CoWoSとは何か――「ウェーハの上にウェーハを積む」2.5D技術
CoWoS（Chip-on-Wafer-on-Substrate）は、TSMCが独自に開発した2.5D先端パッケージング技術だ。
通常のSoCが1枚のダイにすべての機能を詰め込む「2D統合」であるのに対し、CoWoSはGPUダイとHBM（High Bandwidth Memory）スタックをシリコンインターポーザ上に横並びに配置し、μm単位の超微細配線で繋ぐ。有機基板では到底実現できない配線密度を達成することで、CPU-GPU間・GPU-HBM間のメモリ帯域幅を劇的に引き上げる。
NVIDIAのH100が1パッケージで3.35 TB/sもの帯域を実現できているのは、このCoWoSがあってこそだ。
3つのCoWoSバリアント比較
| 種類 | インターポーザ素材 | 特徴 | 主な用途 |
|---|---|---|---|
| CoWoS-S | シリコン（Si） | 最高配線密度。2011年から量産。コスト高。 | H100/A100系 |
| CoWoS-L | モールド樹脂＋シリコンブリッジ | Si面積削減でコスト抑制。大型パッケージ対応。 | B200/GB200系 |
| CoWoS-R | RDL（再配線層）のみ | 最もコスト低。帯域は制限される。 | ミドルクラスAI/HPC |
NVIDIAのBlackwellアーキテクチャ（B200・GB200）は主にCoWoS-Lを採用。1パッケージに8スタックのHBM3eと巨大なGPUダイを統合するため、基板面積が従来比1.5〜2倍に拡大している。これがCoWoS容量を急速に圧迫した主因の一つだ。
数字で見る2024〜2026年の容量推移――4倍拡大でも足りない構造
TSMCのCoWoS月産能力の推移を見ると、その拡大速度と需要との乖離が鮮明になる。
| 時期 | CoWoS月産能力（推定） | 前期比 |
|---|---|---|
| 2024年末 | 35,000枚/月 | 基準 |
| 2025年中頃 | 70,000〜80,000枚/月 | 約2倍 |
| 2026年末（計画） | 127,000〜130,000枚/月 | 約3.7倍 |
一見すると大幅な拡大だが、同期間の需要増がそれを上回る。2026年の年間総需要は推定約100万ウェーハ（月換算：約83,000枚）。供給の127,000枚/月が上回るように見えるが、実際には歩留まり損失・プロセス別優先割り当て・立ち上がり遅延を加味すると、常に需要が供給のギリギリか超過する状態が続く。
TSMCは2026年7月の決算発表でもCoWoS拡張を最重要課題として繰り返し言及。投資家向けの「AI成長持続のシグナル」として市場が注目する指標になっている。
NVIDIAが60%を独占する――構造的な3つの理由
2026年のTSMC CoWoS容量のうち、NVIDIAが約60%（年間60万枚前後）を確保しているとされる。上位3社（NVIDIA・Broadcom・AMD）で85%超を占め、残り15%以下を他社が争う構図だ。
この独占的地位の背景には3つの要因がある。
- 長期確約契約の先行締結：NVIDIAは2〜3年先の容量を事前に買い切る形で確保。資金力と需要予測力を武器に、他社より早く長期契約を締結した。
- パッケージ規模の巨大化：GB200 NVLシステムでは1ラックあたりの消費CoWoS枚数が急増。需要×パッケージ面積の積がライバル比で格段に大きい。
- 代替技術の不在：AMDのMI300やGoogleのTPU v5も同様にCoWoS依存。現時点では「CoWoS以外の先端パッケージングで同等性能を出せる技術」は存在しない。
BroadcomやAMDは残りの枠を巡って競合し、一部顧客へ「割当受け取りの遅延」を通知するケースも相次いでいる。AI半導体のサプライチェーンにおいて、CoWoS枠の確保力がそのまま製品供給力に直結する時代になった。
TSMC単独では足りない――ASE・AmkorへのOSAT委託
需要がTSMC単独の供給能力を超えつつあることを受け、TSMCは2025年末からCoWoSの一部工程をOSAT（Outsourced Semiconductor Assembly and Test）企業へ委託し始めた。
| 企業 | 委託規模（年間推定） | 主な担当領域 |
|---|---|---|
| Amkor Technology | 18〜19万枚 | NVIDIA Vera CPU・自動車向けパッケージ |
| ASE/SPIL | 6〜8万枚 | ミドルクラス・量産向けCoWoS工程 |
外注規模は年間24〜27万枚。TSMCが自社処理する容量と合計すると、業界全体のCoWoS処理能力は130万枚/年規模に達する計算だ。
ただし外注は全工程を委託するわけではない。TSMCの知的財産保護の観点から、シリコンインターポーザ製造はTSMC社内に留まり、ダイアタッチ以降の基板接合・封止・テスト工程のみをOSATに委ねる形が主流だ。ASEは先端パッケージング売上が2026年に倍増する見込みとされており、この外注拡大を成長機会として積極的に取り込んでいる。
日本企業が受ける恩恵――イビデンと味の素ABF
CoWoSボトルネックは、日本の材料・基板企業にとって追い風となっている。
イビデン（Ibiden）：基板と次世代CoPoSの両輪
フルパッケージ基板の世界的サプライヤーであるイビデン（本社：岐阜県大垣市）は、NVIDIAとAMDのAI向けチップ向け主要基板を供給している。CoWoS需要拡大を受けて岐阜工場に5,000億円規模の設備投資を表明。さらにTSMCが開発を加速する次世代パッケージング技術「CoPoS」でもパートナーとして選ばれており、長期的な受注拡大が見込まれる。
味の素（ABF基板）：食品会社が支えるAI半導体
ABF（Ajinomoto Build-up Film）は、CoWoSのオーガニック基板（パッケージ基板）に不可欠な絶縁フィルム材料だ。味の素が実質的に世界市場を独占供給しており、CoWoS拡大はそのままABF需要の増加に直結する。AI半導体の需要爆発が食品会社の素材部門を半導体業界の重要インフラに押し上げた構図は、2026年も続いている。
次の一手：CoPoSとガラス基板――「300mmウェーハ」という限界の打破
現行のCoWoSが抱える本質的な制約は「300mmウェーハ（直径約30cm）という物理的サイズ」だ。1枚のウェーハから取れるパッケージ面積には上限があり、GPUダイが大型化するほど1枚あたりの取れ数が減少する。この限界を打破するのがCoPoS（Chip-on-Panel-on-Substrate）だ。
CoPoSは300mmの丸いウェーハではなく、310×310mmの四角形ガラスパネルを使うパッケージング方式。主な改善点は以下の通りだ。
- 面積利用率が現行CoWoSの60〜70%水準から90%超へ（四角パネルにより丸ウェーハの端部ロスが不要）
- ガラスコア基板採用でコスト削減約30%
- より大型の次世代AIアクセラレータへの対応が可能
TSMCはCoPoSのパイロットラインを2026年6月に完成させたとされ、量産は2028〜2029年を視野に入れている。開発パートナーはイビデン（基板）とInnolux（ガラスパネル）。この移行が完了すれば、現在のCoWoSボトルネックはパネル化によって大幅に緩和される見通しだ。
まとめ――「fabだけ見ていれば良い時代」の終わり
CoWoSボトルネックが示す最大の教訓は、半導体バリューチェーンの「どこが制約か」を常に更新し続ける必要があるという点だ。
| 時期 | 主なボトルネック | 注目指標 |
|---|---|---|
| 2021〜2022年 | 先端ノードFab能力（TSMC 5nm/3nm） | Fab稼働率・受注残 |
| 2024〜2026年 | 先端パッケージング（CoWoS） | CoWoS月産枚数・NVIDIA占有率 |
| 2028年〜 | HBM積層数・ガラス基板・テスト工程 | CoPoSパイロット進捗 |
投資家・エンジニア・調達担当者のいずれにとっても、「Fab能力だけでなくパッケージング能力を含むバリューチェーン全体の制約点」を把握することが、AI半導体時代の必須リテラシーになっている。NVIDIAがCoWoS容量の60%を独占しているという事実は、その制約点がどこにあり誰が優位に立っているかを端的に示している。
