High-NA EUV完全解説2026──開口数0.55・Anamorphic光学系・IntelとTSMCで採用戦略が分かれる理由

2026年7月、Intelが世界で初めてHigh-NA EUV（開口数NA=0.55）を使った量産ロジックチップを出荷しました。従来EUV（NA=0.33）の1.7倍細かいパターンを1回の露光で描けるこの技術は、半導体微細化の「次の段階」です。

しかしTSMCは採用を2029年まで延期すると表明しています。同じファウンドリでなぜ判断が分かれるのか。本記事ではHigh-NA EUVの技術的仕組みから各社の採用戦略まで、2026年最新情報をもとに完全解説します。

Contents

Low-NA EUVとHigh-NA EUVの基本比較
High-NA EUVの核心技術：Anamorphic（非対称）光学系とは何か
- Anamorphicとは──縦横で縮小率を変える
最大の課題：半視野（Half-Field）とステッチング
- ステッチングとは何か
各社の採用状況（2026年7月時点）
ASMLのHigh-NA EUVロードマップ
High-NA EUVがレーザーテック次世代ACTISに与える影響
まとめ

Low-NA EUVとHigh-NA EUVの基本比較

比較項目	EUV（Low-NA）	High-NA EUV
装置名（ASML）	TWINSCAN NXE:3800E	TWINSCAN EXE:5200B
開口数（NA）	0.33	0.55
光源波長	13.5 nm	13.5 nm（同じ）
単発解像度	〜13 nm	〜8 nm
トランジスタ密度	基準	最大2.9倍
露光視野（フィールドサイズ）	26×33 mm（フルフィールド）	26×16.5 mm（ハーフフィールド）
縮小率	4×（正方形）	8×4（非対称）
装置価格	$180M〜$380M	$380M〜$400M超
装置重量	約180トン	約200トン以上
世界初量産採用	TSMC 7nm（2019年）	Intel 14A（2026年7月）

High-NA EUVの核心技術：Anamorphic（非対称）光学系とは何か

Low-NA EUVの開口数は0.33です。これをさらに大きくするにはレンズ（EUVでは全反射ミラー）の入射角を広げる必要がありますが、単純に広げるとミラーが物理的に巨大になりすぎます。

そこでASMLが採用したのが「Anamorphic（アナモルフィック）光学系」という発想です。

Anamorphicとは──縦横で縮小率を変える

従来EUVは縦横同じ4×4倍の縮小でレチクルのパターンをウェーハに転写します。High-NA EUVでは縦方向8×・横方向4×という非対称の縮小率を使います。

Low-NA EUV： レチクル → ウェーハ＝ 4×（縦）× 4×（横）＝正方形縮小

High-NA EUV： レチクル → ウェーハ＝ 8×（縦）× 4×（横）＝ 非対称縮小

縦方向の縮小率を8倍にすることで、従来と同じサイズのレチクル（26×33mm）を使いながら、投影光学系の入射角（= NA）を0.55まで広げることに成功しています。言い換えれば「レチクルの縦方向の情報量を2倍に詰め込む」ことでNAを稼いでいます。

このAnamorphic光学系は、縦方向に精密に歪めて転写するため、ミラー設計の精度要求が従来よりさらに厳しく、これが参入障壁の一つでもあります。

最大の課題：半視野（Half-Field）とステッチング

Anamorphic光学系の副作用として、露光できる面積（フィールドサイズ）が半分になります。

Low-NA EUV：26 × 33 mm（= 858 mm²）のエリアを1回で露光
High-NA EUV：26 × 16.5 mm（= 429 mm²）のエリアを1回で露光

ステッチングとは何か

大型AIチップ（NVIDIA GB200やApple M4 Ultraクラスのダイサイズ）は、1回のHigh-NA EUV露光では収まりません。そこで「ステッチング（Stitching）」という手法が必要になります。

チップを「上半分」と「下半分」に設計段階で分割する
上半分をHigh-NA EUVで露光
ウェーハを精密に移動させ、下半分を露光
2枚の露光パターンを正確に「つなぐ」

このステッチング工程では接合部のオーバーレイ精度が数nm以下でなければ動作不良になります。また設計段階からステッチングを考慮したチップレイアウトが必要で、EDA（電子設計自動化）ツールの対応も求められます。

課題	内容	対応状況（2026年）
オーバーレイ精度	2枚の露光を数nm以下で精密に接合する	KLA・日立ハイテクの高精度計測が必要
EDAツール対応	ハーフフィールドを前提にした回路設計	Synopsys・Cadenceが対応中
スループット低下	1チップ2回露光のため生産性が半減	光源出力向上で補う（開発中）
コスト増	装置単価×ステッチング設計コスト	TSMCが採用延期の主因

各社の採用状況（2026年7月時点）

Intel──世界初の量産採用（2026年7月）

Intelは最も積極的にHigh-NA EUVを推進しています。2024年にASMLから世界初のEXE:5000を受領し、2025年12月にEXE:5200Bを導入。2026年7月にIntel Foundryとして世界初のHigh-NA EUV量産ロジックチップを出荷しました（14Aノード）。

Intelがいち早く採用する背景には、TSMCとのリソグラフィ技術の差を縮めたいという戦略的意図があります。

Samsung──2nmファウンドリラインへ展開

Samsungは2025年後半に最初のEXE:5200Bを受領し、2026年前半に2台目を導入しました。2nmファウンドリ（SF2）ラインへの展開を進めており、Intelに続くHigh-NA EUV量産化を目指しています。

SK hynix──次世代HBM向けに採用検討

SK hynixはHBM5・HBM4世代以降のDRAM微細化にHigh-NA EUVが必要と判断し、採用投資を進めています。HBMのセルパターン密度向上にHigh-NA EUVが有効と見られています。

TSMC──2029年まで採用延期

TSMCは最も慎重な姿勢を取っています。A16（1.6nm）・A14（1.4nm）ノードではHigh-NA EUVを使わないことを確認しており、採用は早くても2029年のA14P〜A10世代の見込みです。

TSMCが採用を延期する主な理由：

コスト問題：$400M超の装置単価＋ステッチング対応の設計・検証コスト
Low-NA EUVで十分なノード：A14（1.4nm）まではLow-NA＋多重露光で対応可能と判断
スループット問題：現状のHigh-NA EUVはスループットが低く、大量生産ラインには向かない
歩留まりリスク：ステッチングを含む新工程での歩留まり確立に時間が必要

ASMLのHigh-NA EUVロードマップ

機種	特徴	状況（2026年7月）
EXE:5000	初代High-NA EUV。開発・評価用	2024年にIntelへ出荷済み
EXE:5200B	量産対応版。スループット改善	Intel・Samsungが導入済み
EXE:5200C（予定）	さらなるスループット向上	2027〜2028年頃出荷見込み
Hyper-NA EUV（次々世代）	NA＞0.55。次の段階	研究開発段階

ASMLは2026年1月時点でHigh-NA EUVを5台出荷済みで、今後3年間でさらに20台増産する計画です。2026年7月にはASMLが通年ガイダンスを引き上げており、AI需要を背景にHigh-NA EUVの受注が加速しています。

High-NA EUVがレーザーテック次世代ACTISに与える影響

High-NA EUVが普及すると、それに対応したフォトマスクの検査装置も新たに必要になります。

EUX世代	必要なマスク検査装置	現状
Low-NA EUV（NA=0.33）	ACTIS A150・A200HiT（現行品）	量産供給中
High-NA EUV（NA=0.55）	High-NA対応次世代ACTIS	レーザーテックが開発中
Hyper-NA EUV（NA＞0.55）	さらに次の世代のActinic検査装置	研究段階

High-NA EUV用マスクは、Anamorphic光学系に対応した新しいフォトマスクパターンを使います。このマスクをActinic検査（実光源13.5nm）するための次世代ACTISの開発が、レーザーテックの次の主力製品になると見られています。（詳細：レーザーテックの競争力を徹底解剖）