サムスン電子が横浜にパッケージング研究拠点APLを開設──400億円投資の狙いと日本素材メーカーとの連携
サムスン電子APL（Advanced Package Lab）──横浜に2026年9月開所
2026年9月、サムスン電子は神奈川県横浜市に先端半導体パッケージングの研究拠点「APL（Advanced Package Lab）」を開所した。同社の李在鎔（イ・ジェヨン）会長は、サムスン電子の創立記念日にあたる11月1日にAPLを訪れ、日本の素材・部品・装置業界との協力策を現地経営陣と協議した（朝鮮日報日本語版（Yahoo!ニュース））。報道によれば、2028年までに発表ベースで400億円を投じ、グローバル半導体R&Dの中核拠点として育成する計画だ。
AI半導体の高性能化が進むなか、チップの微細化（前工程）だけでは性能向上に限界がある。複数のチップやメモリを一つのパッケージに高密度実装する「先端パッケージング」が、GPU・HBM統合のカギを握る後工程技術として急速に存在感を高めている。サムスンが韓国外の横浜に研究拠点を構えた背景、日本メーカーとの連携の意図、そしてTSMC・Intelとの競合の中でAPLが果たす役割を整理する。
APLの計画概要──立地・投資額・研究体制
| 項目 | 内容 |
|---|---|
| 名称 | Advanced Package Lab（APL） |
| 所在地 | 神奈川県横浜市 |
| 開所時期 | 2026年9月 |
| 投資額（発表ベース） | 2028年までに400億円 |
| 研究人員 | 100人余り（2026年11月時点） |
| 現地経営陣 | 川平博一 DSリサーチジャパン研究所長（副社長） 苅谷隆 APLラボ長（常務） |
| 主な目的 | 先端パッケージング技術の研究開発 |
投資額の400億円は日本円換算の発表ベースの数字であり、為替変動や追加投資によって最終金額は変わりうる。研究人員は開所から約2か月時点で100人余りと報じられており、投資の進捗に応じて段階的に増員される可能性がある。拠点の正式名称には「Lab」が含まれることから、あくまで量産ラインではなく研究・試作に軸足を置いた施設とみられる。
李在鎔会長が創立記念日に横浜を訪れた背景
サムスン電子の創立記念日は11月1日。李在鎔会長はこの日にAPLを訪問し、川平副社長および苅谷常務ら現地経営陣と面談した。日本の素材・部品・装置業界との協力策が議題に上ったと報じられている（朝鮮日報日本語版（Yahoo!ニュース））。
前日の10月31日には、サムスン電子の社長団約50人がOpenAIのサム・アルトマンCEOと懇談会を開催していた。生成AIの急拡大を受けてAI半導体の需要が増す一方、パッケージング工程がボトルネックになりつつあるという認識が、経営トップ自らの訪問につながったとみられる。会長が開所間もない海外研究拠点をわざわざ創立記念日に訪れたこと自体が、サムスンのパッケージング強化にかける優先度の高さを物語っている。
先端パッケージングがAI半導体に欠かせない理由
半導体の微細化は3nmや2nmへと進んでいるが、トランジスタ密度の向上だけでは、AI推論・学習に必要な演算とメモリ帯域の両立は難しい。そこで浮上しているのが、GPU・HBM・I/Oチップなど機能ごとに分けたチップレットを一つのパッケージ内で高密度に接続する手法だ。
代表的な実装方式として、シリコンインターポーザを用いた2.5D実装がある。TSMCのCoWoSはNVIDIA製GPU向けにこの方式を量産し、供給が追いつかないほどの需要を抱えている。さらに進んだ3D積層では、チップ同士をTSV（Through-Silicon Via：シリコン貫通電極）やCu-Cuハイブリッドボンディングで直接接合し、チップ間の配線を短縮して帯域と電力効率を改善する。
チップの高密度実装が進むほど深刻になるのが放熱の問題だ。パッケージ内部の熱密度が上がると、チップの動作クロックを下げざるを得なくなり、性能向上が相殺される。この熱の課題については半導体チップの放熱技術｜熱のボトルネックはTIM、金属の10分の1しか通さない接合部で詳しく取り上げている。
日本の素材・部品・装置メーカーとの協力──なぜ横浜なのか
サムスンが研究拠点を韓国国内ではなく横浜に設けた背景には、日本の素材・部品・装置サプライチェーンへの地理的近接性がある。先端パッケージングには多岐にわたる材料と装置が必要であり、以下のような領域で日本企業が高いシェアや技術力を持つ。
- パッケージ基板（FC-BGA等）：イビデン、新光電気工業（現富士通インターコネクトテクノロジーズ）などが世界シェア上位
- 封止材・アンダーフィル材：味の素ファインテクノ（ABF）、住友ベークライトなどが先端パッケージ向け材料を供給
- ダイシング・ボンディング装置：ディスコ、東京精密、新川（SHINKAWA）などが後工程装置の主要メーカー
- 検査装置：アドバンテスト、レーザーテックなどがテスト・計測領域で存在感を持つ
これらのメーカーの本社や開発拠点は関東圏・中部圏に集中しており、横浜はアクセス面で合理的な立地といえる。李在鎔会長が訪問時に「日本の素材・部品・装置業界との協力策」を議題に挙げたのは、研究段階から日本メーカーと共同で材料やプロセスの最適化を進め、量産移行までのリードタイムを短縮する意図があるとみられる。
パッケージ基板大手イビデンの国内拠点の全容はイビデンの工場・事業場一覧──岐阜に集中する10拠点と、5,000億円投資が向かう河間・大野で整理している。
TSMCのCoWoS・IntelのFoverosとの競合構図
先端パッケージング分野では、TSMC・Intel・サムスン電子の3社がそれぞれ異なるアプローチで技術を競っている。各社の主要技術を整理すると次のようになる。
| 会社 | 主な技術名 | 概要 |
|---|---|---|
| TSMC | CoWoS / SoIC | シリコンインターポーザを用いた2.5D実装（CoWoS）と、チップ同士を直接積層する3D技術（SoIC）。AI向けGPU＋HBM統合で量産実績が先行 |
| Intel | Foveros / EMIB | ダイ同士を直接3D積層するFoverosと、シリコンブリッジで2Dチップレットをつなぐ EMIB を併用。自社プロセッサで実績を積む |
| サムスン電子 | I-Cube / X-Cube / APL新技術（開発中） | I-Cubeは2.5D、X-Cubeは3D積層。APLで次世代技術を日本メーカーと共同開発中とみられる |
TSMCの3D積層技術「SoIC」の仕組みやボンドピッチの進化はSoIC完全解説──TSMCの3D積層とSoIC-X／SoIC-Pの違い・ボンドピッチの進化【2026年版】で、IntelのFoverosとEMIBの使い分けはFoveros（フォベロス）完全解説──Intelの3D積層とEMIBとの違い・バンプピッチの進化【2026年版】でそれぞれ詳しく取り上げている。
サムスンは現状、ファウンドリの歩留まりや先端パッケージングの量産キャパシティでTSMCに後れを取っているとの見方が業界内では根強い。APLの研究成果を量産ラインにどう落とし込むか、そしてTSMCのCoWoSやSoICに対抗できる実装密度・歩留まりを実現できるかが今後の焦点になる。
日本の後工程サプライチェーンへの波及
海外の大手半導体メーカーが日本国内に拠点を構える動きは近年加速している。TSMCの熊本工場（JASM）は前工程の量産拠点であり、SKハイニックスが宮城県で検討していると報じられた工場計画はメモリ分野にあたる。これらに加えてサムスンのAPLが後工程（パッケージング）の研究拠点として横浜に誕生したことで、日本国内に前工程・メモリ・後工程の各レイヤーで海外大手の拠点が揃いつつある。
APLの存在がもたらしうる波及効果は多方面にわたる。
- 素材メーカー：先端パッケージ向けの新規材料（低誘電率基板材料、高熱伝導封止材など）の共同開発案件が増える可能性がある
- 装置メーカー：ボンディング・ダイシング・検査の各工程で、APLでの評価・改良を通じて装置の改善サイクルが加速する余地がある
- インフラ：横浜市内のクリーンルーム対応施設やユーティリティ設備への追加需要が見込まれる
- 人材市場：パッケージング分野の研究者・エンジニアの需要が増え、首都圏の半導体人材の流動性が高まる
半導体のサプライチェーン全体における後工程の位置づけは半導体サプライチェーンの全体像｜川上・川中・川下の流れと各層の役割を解説で体系的に整理している。
採用・求人の観点──研究人材100人体制のその先
APLの研究人員は2026年11月時点で100人余りと報じられている。研究拠点としてはまだ立ち上げ直後の規模であり、400億円の投資計画が進むにつれて段階的に増員が進む公算が大きい。
求められる人材像としては、以下のような領域が想定される。ただし、具体的な募集職種や採用条件はサムスン電子の公式採用ページなどで都度確認する必要がある。
- 先端パッケージングのプロセス開発（Cu-Cuハイブリッドボンディング、TSV形成など）
- 基板材料・封止材の材料工学
- 熱設計・放熱シミュレーション
- 電気特性評価・信頼性試験
- プロジェクトマネジメント（日韓の拠点間連携）
横浜という立地は、首都圏の理工系大学院からの新卒採用と、既存の半導体・電子部品メーカーからの中途採用の両面で人材を確保しやすい条件が整っている。加えて、サムスン電子は韓国本社との間で研究者のローテーションを行うことが多く、日本で得た知見を韓国の量産拠点に展開するパイプラインとしてもAPLが機能するとみられる。
半導体業界全体の給与水準や職種ごとの違いは半導体業界の年収はなぜ高い？企業タイプ・職種別の違いと平均年収の正しい読み方で詳しく扱っている。
今後のスケジュールと注目すべきポイント
報道から読み取れる主なスケジュールは以下の通りだ。
- 2026年9月：APL開所（実施済み）
- 2026年11月1日：李在鎔会長がAPLを訪問し、日本メーカーとの協力策を協議（実施済み）
- 2028年まで：発表ベースで400億円の投資を完了し、グローバルR&D中核拠点としての体制確立を目指す
今後、次の3つの動きに注意しておきたい。
- 具体的な研究テーマの公表：APLが2.5D実装・3D積層・ウェーハレベルパッケージングのいずれに注力するかが明らかになれば、恩恵を受ける日本メーカーの顔ぶれもより具体的に見えてくる
- 人員拡大の規模とペース：100人体制から数百人規模に拡大するかどうかで、横浜周辺の半導体人材市場への影響度合いが変わる
- 日本メーカーとの正式な提携発表：素材・装置メーカーとの共同開発契約が公表されれば、サプライチェーンの具体的な変化を読み取る手がかりになる
よくある質問
Q. APLは工場（量産拠点）なのか？
APLは先端パッケージング技術の研究・試作を行う研究開発拠点であり、量産ラインではない。量産はサムスン電子の韓国内既存工場で行われるとみられるが、APLの成果がどの拠点で量産に移されるかは現時点で公表されていない。
Q. 400億円という投資額はどの程度の規模か？
半導体の量産工場は1拠点で数千億〜数兆円規模の投資が一般的であり、400億円は量産投資とは性格が異なる。ただし研究開発拠点への単体投資としては大きく、サムスンが後工程の技術力強化に本腰を入れていることを示す数字といえる。
Q. 日本政府の補助金は関係しているのか？
現時点の報道では、APLに対する日本政府や神奈川県・横浜市からの補助金に関する言及はない。今後追加の発表がある可能性はあるが、現段階では不明だ。
Q. サムスンのパッケージング技術はTSMCに追いついているのか？
AI向けGPUとHBMの2.5D実装ではTSMCのCoWoSが先行し、NVIDIAをはじめとする主要顧客が採用している。サムスンはI-Cube（2.5D）やX-Cube（3D）などの技術を持つものの、量産規模ではTSMCに及んでいないとの見方が多い。APLは技術面での差を縮めるための研究投資の一環と位置づけられる。パッケージング技術の基礎となるウェーハレベル実装についてはウェーハレベルパッケージング（WLP・WLCSP・FO-WLP）とは？で整理している。
次の節目は2028年──APLの成果が量産に反映されるタイミング
サムスン電子が横浜にAPLを開設し、2028年までに400億円を投じてグローバルR&D中核拠点化を目指す計画は、同社がパッケージング分野でTSMCやIntelとの競争に正面から挑む意思表示だ。日本の素材・装置メーカーとの協力が具体化すれば、横浜を起点に後工程のサプライチェーンに新たな動きが生まれる。
2028年の投資完了時点でAPLからどのような技術が生み出されているか。そしてその成果が韓国の量産ラインに展開されるスピードが、サムスンのパッケージング戦略の成否を測る次の節目になる。
