PCIe（PCI Express）とCXL（Compute Express Link）は、2026年のAIデータセンターを動かす根幹の技術です。しかし「PCIeを支えている企業はどこか」というエコシステム全体像を整理した記事は日本語でほぼ存在しません。

本記事では、規格策定→半導体IP→コネクティビティチップ→最終製品→テスト計測という5層の川上〜川下構造で、PCIe・CXLエコシステムを形成する企業を体系的に解説します。

PCIeの仕組みはPCIe完全解説2026、CXLの仕組みはCXLメモリ解説を先にご覧いただくと理解が深まります。

Contents
  1. 1. なぜ今PCIe/CXLエコシステムが注目されるか
  2. 2. エコシステムの全体構造
  3. 第1層：規格策定──標準を作る団体
  4. 第2層：半導体IP──設計の「部品キット」を提供する
  5. 第3層：コネクティビティチップ──Retimer・スイッチ・CXLコントローラー
  6. 第4層：最終採用チップ──PCIeを搭載するCPU・GPU・コントローラー
  7. 第5層：テスト・計測──信号品質を保証する
  8. 日本企業のPCIe/CXLエコシステムでの位置づけ
  9. PCIe 7.0・8.0の次世代に向けた動き
  10. まとめ

1. なぜ今PCIe/CXLエコシステムが注目されるか

AI半導体ブームでGPU・AIアクセラレータへの需要が爆発し、その周辺接続インフラ（PCIe・CXL）も急速に進化しています。

  • PCIe Gen5（2021年〜）→ Gen6（2026年〜）→ Gen7（2028〜2029年標準化中）と世代更新が加速
  • CXLメモリ拡張の商用普及でRetimer・スイッチ・コントローラーチップの需要が急増
  • Astera Labsは2026年Q1売上が前年同期比93%増（$308.4M）を記録し、コネクティビティ市場の成長を象徴

「GPUを作るNVIDIA・AMDは有名。しかしGPUに接続する配線を支える企業群こそ、AI時代の隠れた成長産業」——本記事はその全体像を整理します。

2. エコシステムの全体構造

層役割代表企業・組織
第1層：規格策定PCIe・CXLの仕様を標準化する団体PCI-SIG、CXL Consortium
第2層：半導体IPPCIe/CXLのPHY・コントローラーの設計資産を提供Synopsys、Cadence、Rambus
第3層：コネクティビティチップRetimer・スイッチ・CXLコントローラーを製品化Astera Labs、Broadcom、Marvell、Microchip
第4層：最終採用チップPCIe/CXLを搭載したCPU・GPU・SSDコントローラーNVIDIA、Intel、AMD、Silicon Motion
第5層：テスト・計測PCIe/CXLの信号品質・プロトコル検証機器Keysight、Teledyne LeCroy、Tektronix

第1層：規格策定──標準を作る団体

PCI-SIG（Peripheral Component Interconnect Special Interest Group）

PCIeの仕様を策定・管理する業界団体です。1992年にIntelが主導して設立され、現在は900社以上が会員です。

策定規格策定年現在の状況
PCIe 5.02019年最新マザーボード・GPU・SSDで標準
PCIe 6.02022年AIサーバー・CXL 3.0ベースとして採用が始まる
PCIe 7.02025年標準化完了128 GT/s、256 GB/s（x16）。2028〜2029年製品登場見込み
PCIe 8.0策定中（2026〜）CadenceがDevCon 2026でPHYを展示

CXL Consortium（CXL コンソーシアム）

2019年にIntel・Microsoft・Google・Meta・Alibaba・Cisco・Dell・HPEの8社が創設した団体で、CXLの規格を策定します。現在はAMD・NVIDIA・Samsung・SK hynix・Rambus・Synopsys・Marvell・Micronなど100社以上が参加しています。

第2層：半導体IP──設計の「部品キット」を提供する

PCIeやCXLを自社チップに搭載するためには、PHY（物理層トランシーバー）やコントローラーを一から設計するか、IPベンダーから「設計資産」を購入してライセンスします。NVIDIA・IntelのようなトップメーカーでもSynopsysやCadenceのIPを活用しています。

Synopsys（シノプシス）

項目内容
本社米国・カリフォルニア州マウンテンビュー
主要PCIe製品DesignWare PCIe IP：PHY・コントローラー・セキュリティIP・検証IP
対応世代PCIe 5.0・6.0・CXL 1.0〜3.0対応IP提供中
強みPCI-SIG会員として仕様策定に参画。業界最長クラスの実績（20年以上）
シェアPCIe IPシェアでCadenceと並ぶ2強

Cadence Design Systems（ケイデンス）

項目内容
本社米国・カリフォルニア州サンノゼ
主要PCIe製品PCIe/CXL PHY IP・コントローラーIP（PCIe 5.0・6.0・CXL対応）
注目動向PCI-SIG DevCon 2026でPCIe 8.0 PHYを業界初展示
強み最先端プロセス（TSMC 3nm以降）でのPHY実装実績。FinFET最適化

Rambus（ラムバス）

メモリインターフェースIP（DDR・HBM）でも知られるRambusは、PCIe/CXLのSerDes（高速シリアル/デシリアライズ）IPも提供しています。CXL Consortiumの創設メンバーでもあります。

第3層：コネクティビティチップ──Retimer・スイッチ・CXLコントローラー

PCIeの信号は長距離になると劣化します。Retimer（リタイマー）はこの信号を再整形・増幅するチップです。またPCIeスイッチは1つのCPUのPCIeレーンを複数のデバイスに分配します。CXLの普及で、これらのチップの需要が急拡大しています。

Astera Labs（アステラ・ラボズ）

項目内容
本社米国・カリフォルニア州サンタクララ
上場2024年3月 Nasdaq上場（ティッカー：ALAB）
主力製品Aries（PCIe/CXL Retimer）・Leo（CXLメモリコントローラー）・Scorpio（PCIeスイッチ）
市場シェアPCIe Retimerで50%超のシェア（業界推計）
2026年Q1売上$308.4M（前年同期比+93%）、粗利率76.3%
注目点PCIe 6.0対応「Aries 6」を量産開始。競合より1世代先行。Leoは業界唯一の第3世代CXLコントローラー

Astera LabsはNVIDIAのGrace Hopperスーパーチップ・Amazon・Microsoft AzureのAIサーバーに採用実績があり、AI時代のPCIe/CXLコネクティビティで独走態勢です。

Broadcom（ブロードコム）

項目内容
本社米国・カリフォルニア州サンノゼ
主要PCIe製品PCIe Gen6スイッチ・Retimer（PEX98048など）
強みスイッチング分野での圧倒的シェア。高ポート数スイッチ（96ポート）を展開
CXLへの取り組みPCIe 6.0 + CXL 3.x対応スイッチを2026年に投入

Marvell Technology（マーベル）

項目内容
本社米国・バミューダ（オフィスはサンタクララ）
主要製品SerDes IPコア・CXLコントローラー・カスタムASIC向けPCIe PHY
注目点AWS・Microsoft向けのカスタムAIチップのSerDes設計で採用実績。光インターコネクト（Celestial AI買収）にも参入

Microchip Technology（マイクロチップ・テクノロジー）

PCIe/CXLスイッチ（Switchtec・PFX シリーズ）でサーバー・ストレージ分野に強みを持ちます。CXL Consortiumにも参加しており、CXL 2.0対応スイッチを展開しています。

第4層：最終採用チップ──PCIeを搭載するCPU・GPU・コントローラー

NVIDIA（エヌビディア）

H100・H200・B200などのデータセンターGPUはすべてPCIe Gen5 x16でCPUと接続されます。GPU同士はNVLink（独自規格）を使いますが、CPUとの接続・CXLメモリ拡張にはPCIeが不可欠です。

Intel（インテル）

PCIeの生みの親の1社であり、PCI-SIG創設メンバーです。第13世代Core以降はPCIe 5.0を搭載。XeonサーバーCPUではCXL 2.0のホスト側実装が進んでいます。

AMD（エーエムディー）

EPYC（Genoa世代）サーバーCPUでPCIe 5.0・CXL 1.1をサポート。MI300XのAIアクセラレータもPCIe Gen5接続です。

SSDコントローラー企業

企業主力製品PCIe対応
Silicon MotionNAND型SSDコントローラーIC（SMシリーズ）Gen4・Gen5対応。コンシューマ〜エンタープライズ幅広い
Phison ElectronicsSSDコントローラー（E26 Gen5など）PCIe Gen5対応。主要SSDブランドに採用
MarvellエンタープライズSSDコントローラーPCIe Gen5・NVMe 2.0対応
Samsung・Micron自社SSDは自社コントローラー搭載PCIe Gen4/5 NVMe

第5層：テスト・計測──信号品質を保証する

PCIe Gen6のPAM4信号・CXLプロトコルが正しく動作するかを検証する計測機器メーカーも重要な担い手です。

企業主要製品・役割
Keysight TechnologiesPCIeプロトコルアナライザー・Gen6信号テスト。CXL Consortiumメンバー
Teledyne LeCroyPCIeコンプライアンステスト機器。PCI-SIG公認テストツールを提供
TektronixPCIe 6.0 PHY検証用オシロスコープ・ビット誤り率テスター
Spirent CommunicationsCXLプロトコルシミュレーター・コンプライアンステスト

日本企業のPCIe/CXLエコシステムでの位置づけ

企業役割
Renesas Electronics（ルネサス）CXLコントローラーIPを自社製品に組み込み。産業・車載向けPCIe対応SoC
東芝デバイス＆ストレージPCIeスイッチIC（TC956xx系）を産業・組み込み向けに提供
アンリツPCIe/CXL信号測定・BERテスト機器（通信テスト機器の延長）
東京エレクトロンPCIe/CXLチップを製造するファブの成膜・エッチング装置を提供（間接的参加）

PCIe 7.0・8.0の次世代に向けた動き

PCIeは2年〜3年ごとに次世代仕様の策定が進んでいます。

世代速度状況（2026年7月）先行している企業
PCIe 7.0128 GT/s・256 GB/s（x16）2025年標準化完了。製品は2028〜2029年見込みSynopsys・Cadence（IP開発中）
PCIe 8.0256 GT/s以上（検討中）PCI-SIG DevCon 2026でCadenceがPHYを展示Cadence（業界初デモ）

まとめ

PCIe・CXLエコシステムは「GPUを作る企業だけ」ではなく、規格策定・IP・コネクティビティチップ・テスト計測まで幅広い企業が関わる産業です。

  • 規格の中心：PCI-SIG（PCIe）・CXL Consortium（CXL）が仕様を管理
  • 設計IPの2強：Synopsys・Cadenceが業界全体のPHY・コントローラーIPを供給
  • コネクティビティの新星：Astera Labsが売上93%増でRetimer/CXLコントローラー市場を独走
  • スイッチの巨人：BroadcomがPCIe Gen6スイッチ市場でシェアを持つ
  • 最終チップ：NVIDIA・Intel・AMDがPCIeを搭載したCPU・GPUとして市場に供給
  • 日本企業：Renesas・東芝デバイスがニッチ向けPCIe製品、東エレクが製造装置で間接参加

関連記事：PCIe完全解説2026──Gen4/Gen5/Gen6の速度・NVMe・CXLとの関係｜CXLメモリ解説──PCIeを土台にしたメモリ拡張規格｜HBM完全解説2026──PCIeを経由しない超高速メモリ｜AI半導体に強いメモリメーカーはどこか2026

【参考・引用元】

Post Views: 56
AI半導体 Astera Labs Broadcom Cadence CXL CXL Consortium Marvell Microchip Technology PCI-SIG PCIe PCIe 6.0 PCIe 7.0 PCIeスイッチ Retimer Synopsys エコシステム コネクティビティ
ABOUT ME
semi-connect編集室
半導体業界の技術・企業・市場動向を発信するブログ「semi-connect.net」の管理人。半導体プロセス・前工程・後工程からエレクトロニクス企業の財務分析まで、業界の基礎から最新情報をわかりやすく解説します。