「NVIDIA H100」「B200」「Blackwell」——AI半導体の話題には必ずHBMという言葉がついてきます。しかしHBMとは何か、なぜGPUに必要なのか、世代によって何が違うのかを正確に説明できる記事は意外と少ない。

本記事では、HBM（High Bandwidth Memory：高帯域幅メモリ）の誕生背景から物理構造・HBM1〜HBM4Eの世代比較・3社のシェア競争・2028年のマイクロン広島との接点まで、2026年7月時点の最新情報で一気に解説します。

Contents
  1. 1. なぜHBMが生まれたか──「メモリウォール」という根本問題
  2. 2. HBMの物理構造──TSV・3D積層・インターポーザーを図解
  3. 3. 世代別完全比較表──HBM1からHBM4Eまで
  4. 4. HBMを搭載する主要AI GPU一覧（2026年現在）
  5. 5. HBM市場3社のシェア競争──2026年の勢力図
  6. 6. HBM市場と日本の接点
  7. 7. HBMのコスト──DDR5と比べてどれだけ高いか
  8. 8. 2030年に向けたHBMの展望
  9. まとめ

1. なぜHBMが生まれたか──「メモリウォール」という根本問題

HBMを理解するには、まず「メモリウォール（Memory Wall）」と呼ばれる問題から始める必要があります。

GPUの演算コアは年々高速化していますが、そのデータ供給源となるメモリの転送速度がついていけない——この速度差が「壁（Wall）」となってAI性能を頭打ちにします。

比較DDR5（通常DRAM）HBM3E
バス幅（bit）64bit（×2ch = 128bit）1,024bit（×1スタック）
帯域幅〜100 GB/s（モジュール全体）〜1,200 GB/s（1スタック）
接続方式マザーボードスロット（長距離配線）シリコンインターポーザー（超短距離）
消費電力低い高い（GPUと一体でパッケージ冷却）

DDR5の帯域幅が約100 GB/sであるのに対し、HBM3Eは1スタックだけで約12倍の帯域幅を持ちます。NVIDIA H200には6スタックのHBM3Eが搭載され、合計帯域幅は4.8 TB/s（毎秒4.8テラバイト）に達します。これがなければ、数千億パラメータのLLM（大規模言語モデル）推論は文字通り不可能です。

2. HBMの物理構造──TSV・3D積層・インターポーザーを図解

構造①：DRAMダイの3D積層とTSV

HBMは複数枚のDRAMダイ（薄く削った半導体チップ）を縦方向に積み重ね、TSV（Through-Silicon Via：シリコン貫通電極）で電気的に接続します。

TSVとは、シリコンチップの基板を垂直方向に貫く極細の銅柱（直径数μm）です。チップ同士をTSVで繋ぐことで、従来の「横方向の長い配線」を「縦方向の超短距離接続」に変換できます。

  • 配線長が極端に短い → 信号遅延がほぼゼロ
  • 配線を束ねられる → バス幅を1,024bit以上に広げられる
  • 消費電力あたりの転送効率が飛躍的に向上

構造②：ベースダイ（ロジックダイ）

DRAMダイの最下層には「ベースダイ（Base Die）」と呼ばれるロジック（制御回路）チップが置かれ、その上にDRAMダイが積層されます。HBM4世代では、SK hynixがこのベースダイ製造を自社メモリプロセスからTSMCの3nm先端ロジックプロセスに切り替えており、制御機能の大幅な高度化を実現しています。

構造③：シリコンインターポーザーとCoWoS実装

完成したHBMスタックは、シリコンインターポーザー（Silicon Interposer）と呼ばれる中間基板の上にGPUダイと並べて実装されます。これが「2.5D実装」です。

TSMCのCoWoS（Chip on Wafer on Substrate）はこの技術の代表例で、GPUダイとHBMスタックをインターポーザー上に横置きし、極めて短い配線で高密度接続します。NVIDIA B200のような最新AIアクセラレータでは、1パッケージにGPUダイ＋HBMスタック8基が搭載されます。

【実装の整理】
・3D積層：DRAMダイを縦に重ねる（HBMスタック内部）
・2.5D実装：HBMとGPUをインターポーザー上に横並びにする（パッケージレベル）
・この2段階の構造が、HBMが実現する「超広帯域×超低遅延」の正体です。

3. 世代別完全比較表──HBM1からHBM4Eまで

世代発表年帯域幅
（1スタック）		バス幅積層数最大容量
（1スタック）		主な採用製品
HBM12013年128 GB/s1,024 bit4層1 GBAMD Radeon R9 Fury X
HBM22016年256 GB/s1,024 bit8層8 GBNVIDIA P100、Google TPU v2/v3
HBM2E2019年460 GB/s1,024 bit8〜12層24 GBNVIDIA A100、Intel Ponte Vecchio
HBM32022年819 GB/s1,024 bit12層24 GBNVIDIA H100（一部）
HBM3E2024年〜1,200 GB/s1,024 bit12層36 GBNVIDIA H200・B100・B200、AMD MI300X
HBM42025〜2026年〜2,000 GB/s以上2,048 bit16層64 GBNVIDIA Rubin（GB300）世代
HBM4E2027年〜〜3,300 GB/s以上2,048 bit16〜20層80 GB以上次世代AIアクセラレータ

HBM4の何が革命的か

HBM3EからHBM4への進化で最も大きな変化は3つです。

  1. バス幅の倍増（1,024bit → 2,048bit）：チャネル数が16から32に倍増。同じ動作周波数でも単純に2倍の帯域幅を確保できます。
  2. ロジックベースダイのTSMC 3nm化（SK hynix採用）：ベースダイが最先端ロジックプロセスで製造され、メモリ内でのデータ処理能力が向上。NIM（Near-memory Intelligence：メモリ近傍演算）の実現が近づきます。
  3. 積層数の拡大（12層 → 16層）とTSV電力供給の改善：IR電圧降下を最大75%削減し、高積層化に伴う電力供給品質の問題を解決。

4. HBMを搭載する主要AI GPU一覧（2026年現在）

GPU製品メーカーHBM世代HBM搭載量総帯域幅
A100 SXMNVIDIAHBM2E80 GB（5スタック）2.0 TB/s
H100 SXMNVIDIAHBM380 GB（5スタック）3.35 TB/s
H200 SXMNVIDIAHBM3E141 GB（6スタック）4.8 TB/s
B200 SXMNVIDIAHBM3E192 GB（8スタック）8.0 TB/s
GB300（Rubin）NVIDIAHBM4（予定）288 GB以上（予定）16+ TB/s（目標）
MI300XAMDHBM3192 GB（8スタック）5.2 TB/s
MI350XAMDHBM3E288 GB（8スタック）8.0 TB/s
Gaudi 3IntelHBM2E128 GB（8スタック）3.7 TB/s

5. HBM市場3社のシェア競争──2026年の勢力図

HBMを量産できる企業は世界にSKハイニックス・サムスン・マイクロンの3社のみです。

メーカーHBMシェア（2026年Q2）HBM4の強みHBM4の課題
SKハイニックス（韓国）62%TSMC 3nmベースダイ採用・NVIDIAと早期共同開発・HBM専用ラインへの先行投資TSMC依存によるサプライチェーン複雑化・大幅増産には時間が必要
サムスン電子（韓国）17%HBM4量産開始・HBM4Eでの巻き返しを狙う・自社DRAM垂直統合HBM3Eでの歩留まり問題が残る・NVIDIAの主要発注枠でSKHに後れ
マイクロン（米国）21%1γ（1ガンマ）EUVプロセス採用・コスト競争力・2026年分は完売状態生産量がSKH・サムスンに比べ少ない・広島新工場稼働は2028年

なぜSKハイニックスだけが突き抜けているのか

2021〜2022年時点で業界がHBMを「DRAMの派生品」と見ていた時期に、SKハイニックスはHBM専用製造ライン・TSV工程・テスト設備に先行投資を実施。この決断がNVIDIA H100（2023年大爆発）で一気に報われました。さらに、HBM4からTSMCの3nmロジックダイを採用するという「外部調達を厭わない柔軟な戦略」が、自社プロセスにこだわったサムスンとの差をさらに広げる結果になっています。

6. HBM市場と日本の接点

マイクロン広島工場──2028年にHBM4量産開始

2026年7月4日に起工式を迎えたマイクロン広島工場の新クリーンルームは、1.5兆円の投資・経産省最大5,360億円補助のもと、2028年後半からHBM4の量産を開始する予定です。現在のマイクロンのHBM供給量は3社中最小ですが、広島工場の稼働によって大幅な供給拡大が見込まれています。

詳細は → マイクロン広島工場の全貌──1.5兆円投資・HBM4量産・エルピーダから続く日本DRAM拠点の今

日本企業のHBMサプライチェーン参加

企業HBMサプライチェーンでの役割
TOPPANホールディングスHBMパッケージ向けフォトマスク・実装基板
信越化学工業フォトレジスト・シリコンウェーハ
JSREUV用フォトレジスト（HBM製造に使われるEUV露光向け）
東京エレクトロン成膜装置・エッチング装置（TSV形成工程に使用）
新光電気工業HBMパッケージ用インターポーザー基板

7. HBMのコスト──DDR5と比べてどれだけ高いか

HBMはDDR5と比べて圧倒的に高価です。製造工程が複雑（TSV形成・ウェーハ薄化・精密積層・CoWoS実装）なためです。

メモリ種別容量あたりコスト目安（2026年）主な用途
DDR5（通常DRAM）〜$5〜10 /GBPC・サーバー汎用
HBM3E〜$30〜50 /GBAI GPU・スパコン
HBM4（2026年量産初期）〜$50〜80 /GB（推定）最先端AI GPU（Rubin等）

NVIDIA B200 1枚に搭載されるHBM3E（192GB）だけで、コスト概算は6,000〜10,000ドル相当にのぼります。それでも大手クラウド企業はHBM搭載GPUを求め続けます。AI推論の速度がそのままビジネス価値に直結するためです。

8. 2030年に向けたHBMの展望

HBM5とCXLメモリとの住み分け

2028〜2030年にはHBM4Eの次世代「HBM5」の仕様策定が始まる見込みです。また、CXL（Compute Express Link：コンピュートエクスプレスリンク）メモリという新しいカテゴリも台頭しています。

技術強み弱み用途
HBM超高帯域幅・超低遅延超高コスト・容量に限界AI学習・推論のコアメモリ
CXLメモリ大容量・コスト効率が良い・拡張性HBMより遅延大（約2倍）AI推論のコンテキスト拡張・KVキャッシュ
DDR5汎用・安価帯域幅不足CPU側の汎用作業・エッジ推論

将来のAIシステムは「HBM（コア演算用）＋CXLメモリ（大容量拡張用）＋DDR5（汎用）」という3層構造に向かうと考えられています。

NIM（Near-memory Intelligence）──HBMが「考える」時代へ

HBM4のロジックダイ高度化は、メモリチップ内部でAI演算を行う「NIM（Near-memory Intelligence：メモリ近傍演算）」の実現に道を開きます。データをGPUに転送せずメモリ内で処理することで、転送帯域幅の壁を根本から打破する可能性があります。スピントロニクスを使ったMRAM（磁気抵抗メモリ）との組み合わせも研究されており、2030年代のメモリアーキテクチャは今とは大きく変わるかもしれません。

まとめ

HBMは「縦に積む・横に並べる・近くに置く」という3つのアイデアの組み合わせで、DDRメモリでは絶対に越えられなかった帯域幅の壁を突き破ったメモリです。

  • HBM1〜HBM3E：積層数と転送速度の向上で帯域幅を段階的に拡大
  • HBM4：バス幅を2倍にし、ロジックダイをTSMC 3nm化。質的な転換点
  • 市場：SKハイニックス62%独走・マイクロン広島が2028年に参入で勢力図が変化
  • 日本：マイクロン広島（HBM4量産）・東京エレクトロン・TOPPANがサプライチェーンの一角を担う

関連記事：マイクロン広島工場の全貌──1.5兆円投資・HBM4量産｜ノエトラが動かす半導体需要──GPU・HBM・NPU全解説｜ハイブリッドボンディング完全解説

【参考・引用元】

Post Views: 1,337
3D積層 AI半導体 CoWoS DRAM HBM HBM3E HBM4 HBM4E High Bandwidth Memory SKハイニックス TSV インターポーザー サムスン マイクロン マイクロン広島 メモリウォール
ABOUT ME
semi-connect編集室
半導体業界の技術・企業・市場動向を発信するブログ「semi-connect.net」の管理人。半導体プロセス・前工程・後工程からエレクトロニクス企業の財務分析まで、業界の基礎から最新情報をわかりやすく解説します。