半導体製品の品質は、製造プロセスだけでなくテスト工程で決まるといっても過言ではありません。どれほど精密にウェーハを製造しても、欠陥や特性バラつきは必ず発生します。これらを出荷前に確実に取り除き、顧客に届けるのが半導体テスト工程の役割です。

近年はAIアクセラレータ・HBM（High Bandwidth Memory：高帯域メモリ）・チップレットといった高複雑度デバイスの増加により、テスト工程の難易度と重要性がかつてないほど高まっています。本記事では、ATE（Automated Test Equipment：自動テスト装置）とAOI（Automated Optical Inspection：自動光学検査）を中心に、半導体テスト工程の全体像と各手法を体系的に解説します。

Contents
  1. 1. 半導体テスト工程の全体像と位置づけ
  2. 2. ATE（Automated Test Equipment：自動テスト装置）とは
  3. 3. テストの種類と技術詳細
  4. 4. AOI（Automated Optical Inspection：自動光学検査）とは
  5. 5. その他の検査・計測技術
  6. 6. テスト関連の重要指標
  7. 7. 主要な装置メーカー
  8. 8. 2026年の最新動向
  9. まとめ：テスト工程は「品質の最後の砦」

1. 半導体テスト工程の全体像と位置づけ

半導体の製造は大きく「前工程（ウェーハプロセス）」と「後工程（パッケージング・テスト）」に分かれます。テスト工程は前工程の終盤から後工程全体にかけて複数の段階で実施されます。

テスト段階英語正式名称タイミング主な目的
インライン検査In-line Inspection各プロセスステップ後プロセス異常の早期発見・フィードバック
ウェーハ検査（AOI）Automated Optical Inspectionウェーハプロセス完了後表面欠陥・パターン欠陥の光学的検出
ウェーハテスト（プローブテスト）Wafer Test / Die Sort / CP（Circuit Probe）ダイシング前電気特性測定・良品ダイの選別（インク打ち）
パッケージ後テスト（最終テスト）Final Test / FT / Package Testパッケージング後完成品の機能・特性確認
バーンインテストBurn-in Testパッケージング後〜出荷前初期不良（乳幼児死亡期故障）の加速スクリーニング
システムレベルテストSLT（System Level Test）最終テスト後または並行実際のシステム動作相当の総合確認

テスト工程は半導体製品の製造コストの20〜30%を占めるとされており、複雑なSoC（System on Chip）やAIアクセラレータでは40%を超えることもあります。テスト効率の改善はコスト競争力に直結します。

2. ATE（Automated Test Equipment：自動テスト装置）とは

ATE（Automated Test Equipment）とは、半導体デバイスの電気的特性を自動で測定し、良品と不良品を選別するシステムの総称です。人手での測定が不可能な超高速・超微小信号を扱うため、専用の高精度計測ハードウェアとテストプログラムで構成されます。

ATEシステムの構成要素

構成要素役割技術ポイント
テスター本体（テストヘッド）テストパターン生成・信号印加・応答測定ピンエレクトロニクス・タイミング精度・測定帯域
ハンドラー（Handler）パッケージ済みデバイスの搬送・温度制御スループット・温度範囲（−55〜+175℃）
プローバ（Prober）ウェーハテスト時のウェーハ搬送・位置決めアライメント精度・ウェーハサイズ対応（300mm主流）
プローブカード（Probe Card）テスターとウェーハダイの電気的インターフェース接触ピン数・ピッチ・繰り返し精度
テストソケット（Test Socket）パッケージテスト時のデバイス接触インターフェース接触抵抗・挿抜耐久性・熱管理
テストプログラム（TP）テスト内容・判定基準の定義テストカバレッジ・テスト時間最適化

テスターの主なカテゴリ

テスターは測定対象によって専用機が異なります。

  • SoCテスター：ロジック回路・混載メモリ・アナログ回路を統合テスト。多ピン・高速動作が必要
  • メモリテスター：DRAM・NANDの大容量・高速テスト。並列テスト数が重要な指標
  • アナログ・混載信号テスター：RF・電源IC・センサー向け。精密なアナログ計測が核心
  • パワーデバイステスター：SiC・GaN等のパワー半導体。高電圧・大電流の安全取り扱いが課題

3. テストの種類と技術詳細

① DCテスト（Direct Current Test：直流特性テスト）

デバイスの電源電流・オン/オフ抵抗・入出力電圧レベルなど静的な電気特性を測定します。ショートやオープン不良、電流リーク、ESD（Electrostatic Discharge：静電放電）損傷などを検出します。テスト時間が短く、最初のスクリーニングに使われます。

② ACテスト（Alternating Current Test：交流特性テスト）

クロック周波数・セットアップ時間（Setup Time）・ホールド時間（Hold Time）・信号伝搬遅延など動的な動作特性を測定します。デバイスが仕様通りの速度で動作するかを確認します。

③ ファンクションテスト（Functional Test：機能テスト）

実際のデバイス動作を模したテストパターンを入力し、出力が設計通りかを検証します。論理回路・メモリ・インターフェースの機能正常性を確認します。テストパターンの品質がテストカバレッジ（不良検出率）を決定します。

④ スキャンテスト / バウンダリスキャン（JTAG：Joint Test Action Group）

JTAG（Joint Test Action Group）は、デバイス内部の論理状態を直接観測・制御するための標準インターフェース（IEEE 1149.1）です。TDI（Test Data In）・TDO（Test Data Out）・TCK（Test Clock）・TMS（Test Mode Select）の4〜5ピンで、内部フリップフロップをシリアルに接続したスキャンチェーンを操作できます。

バウンダリスキャンは、ボードレベルでのはんだ接合不良検出にも広く使われており、BGA（Ball Grid Array：ボールグリッドアレイ）パッケージのようにICの端子が底面にある場合でも内部状態にアクセスできます。

⑤ BIST（Built-In Self-Test：組み込み自己テスト）

BIST（Built-In Self-Test）は、テスト回路をチップ自身に内蔵させ、チップが自分自身をテストする仕組みです。外部ATEへの依存を減らし、テストコストと時間を削減できます。代表的な種類は以下の通りです。

  • MBIST（Memory BIST：メモリ組み込み自己テスト）：内蔵SRAMやキャッシュの読み書きパターンをテストする回路。歩留まり改善目的のリペア（冗長セル置換）制御にも使われる
  • LBIST（Logic BIST：ロジック組み込み自己テスト）：LFSR（Linear Feedback Shift Register：線形帰還シフトレジスタ）で疑似ランダムパターンを生成してロジック回路をテストする

⑥ SLT（System Level Test：システムレベルテスト）

SLT（System Level Test）は、パッケージ済みデバイスを実際のシステム基板相当の環境に搭載し、OSブートやアプリケーション実行など現実に近い使用条件でテストします。ATEによるテストでは検出できない、複数ブロックの相互作用起因の不良（いわゆる「インタラクション不良」）を捕捉できます。

AI GPUやCPUなど高付加価値デバイスでは最終テストとSLTを組み合わせるのが主流になっています。アドバンテストの7038シリーズは専用のSLT対応システムとして知られています。

⑦ バーンインテスト（Burn-in Test）

バーンイン（Burn-in）は、高温・高電圧のストレスを短時間印加して初期故障品を事前に除去するスクリーニング手法です。半導体の故障率は「バスタブ曲線」と呼ばれる特性を持ち、使用開始直後の「乳幼児死亡期（初期故障期）」に故障率が高くなります。バーンインはこの初期不良を出荷前に取り除き、フィールドでの故障率を下げます。

項目内容
典型的な条件温度：125〜150℃、電源電圧：定格の110〜125%、時間：48〜168時間
適用デバイス車載IC・宇宙・軍用・医療など高信頼性要求品が主
HTOL（High Temperature Operating Life：高温動作寿命試験）との違いバーンインは初期不良除去が目的、HTOLは寿命評価（信頼性試験）が目的

4. AOI（Automated Optical Inspection：自動光学検査）とは

AOI（Automated Optical Inspection）は、カメラ・レーザー・照明システムを使い、ウェーハ・基板・パッケージの表面を光学的に撮影して欠陥を自動検出する技術です。人の目による目視検査に代わる自動化手法として、半導体製造の品質管理で広く使われています。

AOIの適用場面

適用場面検出対象欠陥技術の核心
ウェーハプロセス中のインライン検査パーティクル付着・スクラッチ・パターン欠損・膜残り・エッチング異常高解像度暗視野・明視野光学系、欠陥座標記録（KLA Tencor主導）
ウェーハプロセス後の表面検査クリスタル欠陥・マイクロクラック・表面汚染レーザースキャン・散乱光測定
バンプ・はんだボール検査バンプ欠損・形状異常・高さ不均一3D AOI（レーザー三角測量・構造化光）
PCB（Printed Circuit Board：プリント基板）実装後検査はんだブリッジ・部品位置ずれ・欠品マルチ角度照明・高速画像処理
パッケージ外観検査モールドクラック・マーキング誤り・リードフォーミング不良パターンマッチング・AI分類

2D AOI vs 3D AOI

従来のAOIは2次元（平面）画像を取得するため、高さ方向の欠陥（バンプの高さ不均一・凸型欠陥）の検出が苦手でした。3D AOI はレーザー三角測量や白色光干渉（White Light Interferometry）で高さデータも取得し、2Dでは見えない立体的な欠陥を定量的に検出します。

AI-AOI（ディープラーニング欠陥分類）

従来のAOIは「ルールベース」で欠陥判定を行っていたため、偽陽性（False Positive）が多く、後工程でのレビュー負荷が高いという課題がありました。2020年代からはAI（ディープラーニング）を使った欠陥分類が普及し始め、以下の改善をもたらしています。

  • 欠陥分類精度：97〜99%（ルールベースの70〜80%から大幅向上）
  • 偽陽性率：10%以下（従来の30〜50%から削減）
  • 新規欠陥への適応性：少数サンプルでの学習により、新プロセスの欠陥にも対応しやすい

KLA（ケーエルエー）はADC（Automatic Defect Classification：自動欠陥分類）機能に機械学習を組み込んだシステムを展開しており、同社のAOIシステムは高度な半導体プロセスの歩留まり改善に不可欠な存在になっています。

5. その他の検査・計測技術

X線検査（X-ray Inspection）

BGAパッケージのはんだボール・3D積層パッケージ内のワイヤボンド・TSV（Through-Silicon Via：シリコン貫通電極）などを非破壊で内部観察します。ボイド（空隙）・クラック・ショートなど光では見えない内部欠陥を検出します。CT（Computer Tomography：コンピュータ断層撮影）X線は3D断面画像の再構成も可能です。

SEM（Scanning Electron Microscope：走査型電子顕微鏡）検査

欠陥のナノメートルスケールの形状観察に使います。AOIで欠陥座標を記録し、SEM-EDX（Energy Dispersive X-ray Spectrometry：エネルギー分散型X線分光）で元素組成を特定することで、欠陥の根本原因分析（RCA：Root Cause Analysis）に活用します。

計測（Metrology）

AOIとは別に、プロセスの膜厚・ライン幅・アライメントずれ等を数値で計測するのが「計測（Metrology）」工程です。OCD（Optical Critical Dimension：光学的限界寸法）計測・X線反射率測定・エリプソメトリーなどが使われます。

6. テスト関連の重要指標

指標英語正式名称意味
テストカバレッジTest Coverage（TC）全潜在不良のうちテストで検出できる比率。高いほど流出不良が少ない
DPPMDefective Parts Per Million出荷100万個当たりの不良品数。車載用では1DPPM以下が要求されることも
OEOutgoing Quality（OE：Overkill Efficiency）過剰廃棄率。良品を不良と判定して廃棄するロス
UPHUnits Per Hourテスト装置の1時間当たりのデバイス処理数（スループット指標）
テストコスト/ダイCost of Test per Dieテスト工程に要するコストを1個のダイ当たりで表した指標
パラレルテスト数Parallel Test Count同時テストするデバイス数。多いほどUPHが向上し、コストが下がる

7. 主要な装置メーカー

ATE（テスター・ハンドラー・プローバ）

メーカー本社強み・特徴
アドバンテスト（Advantest）日本メモリテスター（DRAM・HBM・NAND）で世界最大シェア。AIアクセラレータ向けHBMテストで急成長。世界シェア約58%
Teradyne（テラダイン）米国SoC・コネクティビティ（通信IC）テストでリーダー。世界シェア約20%。世界の半導体メーカーの65%が採用
Cohu（コフー）米国ハンドラー大手。車載IC・アナログ・パワーデバイス向けテスト
東京精密（ACCRETECH）日本プローバでトップシェア。300mmウェーハ対応プローバが主力
日本エレクトロン（Nippon Electron）日本SEM・TEM（Transmission Electron Microscope：透過型電子顕微鏡）の世界的メーカー（JEOL）

AOI・ウェーハ検査装置

メーカー本社強み・特徴
KLA（ケーエルエー）米国ウェーハ欠陥検査・計測の世界最大手。ADC（Automatic Defect Classification）機能に機械学習を組み込み
Applied Materials（アプライドマテリアルズ）米国計測・検査装置部門も持つ半導体装置総合メーカー
Camtek（カムテック）イスラエルバンプ検査・プローブマーク検査特化のAOI装置「Eagle」シリーズ。2D＋3D統合検査が強み
Onto Innovation（オントーイノベーション）米国計測・AOIの専業メーカー。アドバンストパッケージング向け検査に強み
日立ハイテク日本SEM型欠陥レビュー装置（e-beam inspection）で日本国内外に強い存在感

8. 2026年の最新動向

① AI半導体・HBMテストの難化

AI GPUや大規模言語モデル（LLM：Large Language Model）向けアクセラレータの急増により、HBM4（2026年量産開始）や高密度3Dパッケージの電気テスト難易度が急上昇しています。具体的な課題は以下の通りです。

  • 接触ピン数の増大：1デバイスに数万ピンの同時接触が必要で、プローブカードの制作難易度が上がっている
  • テスト速度の追求：HBM4の動作帯域幅はHBM3eより50%以上高速になり、テスターの測定帯域要求が増加
  • 発熱管理：テスト中のデバイス発熱が増大し、ハンドラーの温調能力が重要になっている

② チップレット対応テスト

UCIe（Universal Chiplet Interconnect Express）などのインターコネクト規格を使ったチップレット設計では、個別チップレットのウェーハテスト（KGD：Known Good Die の確保）と、積層後のパッケージレベルテストの両方が必要になります。積層後のテストはアクセスポイントが限られるため、BIST・JTAGを活用したDFT（Design For Testability：テスト容易化設計）の重要性が増しています。

③ ATE市場規模の拡大

半導体テスト装置の世界市場規模は2025年の約42.3億ドルから2026年には約43.6億ドルへ拡大し、2034年には55.7億ドル（年平均成長率3.1%）に達する見込みです。中でもメモリテスター（HBM向け）市場が最も高成長で、アドバンテストが牽引しています。

④ AOI市場のAI化加速

AOI市場は2020年の5億9,800万ドルから2026年には約17億ドル（年平均成長率20.8%）と急成長が続いています。この背景には、AIによる欠陥分類精度向上（97〜99%）が製造ラインの自動化・無人化を加速させていることがあります。

⑤ テラダインの両面ウェーハ同時テスト

2025年にTera dyne（テラダイン）は、シリコンフォトニクス（Silicon Photonics）デバイス向けにウェーハ両面を同時にテストできる新システムを発表しました。従来は片面ずつテストが必要だったため、テスト時間を最大50%短縮できると発表されています。データセンター向け光通信デバイスの需要増加に対応する重要技術です。

まとめ：テスト工程は「品質の最後の砦」

半導体テスト工程は、ATE（Automated Test Equipment：自動テスト装置）による電気特性の多段階確認、AOI（Automated Optical Inspection：自動光学検査）による外観・欠陥検出、バーンインによる初期故障スクリーニング、SLT（System Level Test：システムレベルテスト）による総合確認まで、多層的に製品品質を守る仕組みで成り立っています。

AIアクセラレータ・HBM・チップレットという3大トレンドにより、テスト工程は今まさに技術革新の真只中にあります。DFT（Design For Testability：テスト容易化設計）・BIST・AIを組み合わせた「インテリジェントテスト」が業界の主流になりつつあります。半導体エンジニアにとって、テスト工程の知識はプロセス・設計と並んで不可欠な素養です。

関連記事：ハイブリッドボンディング完全解説【2026年版】｜チップレット技術の完全解説【2026年版】

Post Views: 747
AOI ATE BIST DFT HBMテスト JTAG KLA SLT アドバンテスト ウェーハテスト チップレット テラダイン バーンイン プローブテスト 半導体テスト
ABOUT ME
semi-connect編集室
半導体業界の技術・企業・市場動向を発信するブログ「semi-connect.net」の管理人。半導体プロセス・前工程・後工程からエレクトロニクス企業の財務分析まで、業界の基礎から最新情報をわかりやすく解説します。