CPO（コパッケージドオプティクス）とは？仕組み・メリット・課題を解説

AIデータセンターの消費電力と通信量が急増する中、その通信を担う技術として注目されているのがCPO（コパッケージドオプティクス／Co-Packaged Optics）です。

CPOは、光と電気を融合する「光電融合」の代表的な実装形態であり、同時に先端半導体パッケージング技術でもあります。

この記事では、CPOの仕組み・構造・メリット・支えるパッケージング技術・主要プレイヤー（2025〜2026年）・課題までを、半導体メディアの視点で深掘りします。「メリットがすごい」で終わらせず、交換性・歩留まり・ビジネスケースといった現実的な課題まで正直に整理します。

Contents

CPO（コパッケージドオプティクス）とは？
なぜCPOが必要なのか ―― プラガブル光トランシーバの限界
CPOの構造 ―― ASICを光エンジンが囲む
CPOのメリット
CPOを支えるパッケージング技術 ―― 集積の3方式
主要プレイヤーの動向（2025〜2026年）
CPOの課題 ―― 「すごい技術」で終わらせないために
中間解としての「LPO」
今後の見通し
よくある質問（FAQ）
まとめ

CPO（コパッケージドオプティクス）とは？

CPOとは、電気と光を変換する光エンジン（光学部品）を、スイッチICやプロセッサなどのASICと同じパッケージ内に一体実装する技術です。これまで装置のフロントパネルに着脱式で取り付けていた光トランシーバを、パッケージレベルまでASICに近づけ、光ファイバーをパッケージから直接引き出すのが特徴です。

狙いはシンプルで、電気で信号を送る距離を極限まで短くすることにあります。電気の距離が短くなれば、消費電力と発熱を抑えつつ、高速・大容量の通信が可能になります。

なぜCPOが必要なのか ―― プラガブル光トランシーバの限界

従来は、電気↔光の変換を担う光トランシーバを、ASICから離れたフロントパネルに着脱式（プラガブル）で配置していました。しかし通信が800G・1.6Tと高速化するにつれ、この方式は次の壁にぶつかっています。

消費電力：高速化に伴い、信号を補正するDSP（デジタル信号処理）がシステム電力の25〜30%程度を占めるようになった
銅配線の損失：ASICから光トランシーバまで電気で送る間に、信号が減衰し電力を消費する
帯域密度の頭打ち：フロントパネルに並べられる物理的な数に限界があり、6.4T・12.8Tといった将来容量で行き詰まる

TSMCの開発例では、従来100mm以上あったスイッチICと光エンジンの距離を、CPOで約10分の1（10mm程度）に短縮でき、これによりスイッチシステム全体の電力を約半分に抑えられるとされています。CPOは、電気の距離を縮めることでこれらの壁を一気に越えようとする技術です。

CPOの構造 ―― ASICを光エンジンが囲む

CPOのパッケージは、おおむね次の要素で構成されます。

スイッチ／XPU ASIC：データを処理する中心のチップ
光エンジン：電気を光に変える変調器（EIC＋PIC）と、光を電気に戻す受光器を集積した光学部品。ASICの周囲に配置される
短い電気接続：ASICと光エンジンを最短距離で結ぶ
光ファイバー：光エンジンからパッケージ外へ直接引き出される
外部レーザ光源（ELS）：光のもとを供給する（熱対策で外部に置くことが多い）

ASICを光エンジンが取り囲み、電気は最短、外部とのやり取りは光ファイバー——これがCPOの基本構造です。

CPOのメリット

メリット	内容
低消費電力	電気の距離短縮とDSP削減で大幅に省電力。各社の実証ではプラガブル比で30〜70%の電力削減も示される
高帯域密度	フロントパネル型より多くの帯域を狭い面積に集約できる
低レイテンシ	変換距離が短く、遅延を抑えられる
省スペース	光学部品をパッケージに統合し、全体のフットプリントを削減
シグナルインテグリティ向上	長い電気配線が減り、信号の劣化を抑えられる

消費電力の削減効果が特に大きく、ブロードコムは初期のCPO（Tomahawk 5ベースの「Bailly」）で、プラガブル比約70%の電力削減を示したとしています。電力がAIインフラ拡張の最大の制約になりつつある今、この点がCPO最大の訴求です。

CPOを支えるパッケージング技術 ―― 集積の3方式

ここがCPOの「先端パッケージング技術」としての核心です。CPOは、電子チップ（EIC）と光チップ（PIC）をいかに高密度に集積するかが性能を左右します。集積方法には、性能・複雑さ・コストのトレードオフがある3方式があります。

集積方式	概要	特徴
3Dモノリシック集積	光と電子回路を同じダイ内に作り込む	寄生成分が最小・パッケージが簡素。ただし旧世代CMOSになりがちで光性能・電力が不利
2.5D集積	EICとPICをインターポーザ上にフリップチップ実装（TSV併用）	性能・コスト・製造期間のバランス型。配線が増え複雑さは上がる
3Dハイブリッド接合	EICとPICを直接3D接合（ハイブリッドボンディング）	高密度・低寄生で高性能。TSMCのCOUPEが代表例

つまりCPOは、チップレットや2.5D/3D実装、ハイブリッドボンディングといったヘテロジニアス集積（異種集積）の最前線そのものです。後工程・パッケージングの技術が、そのままCPOの競争力を決めます。

主要プレイヤーの動向（2025〜2026年）

企業	主な取り組み
NVIDIA	GTC 2025でCPO対応スイッチ「Quantum-X／Spectrum-X Photonics」を発表。マイクロリング変調器、TSMC COUPE、液冷を採用
Broadcom	2021年からCPOを開発。「Bailly」「Tomahawk 6（Davisson）」など。マッハ・ツェンダー型変調器を採用
TSMC	EICとPICを3D接合するCOUPEを提供。各社CPOの製造基盤を握る
Ayar Labs ほか	光I/Oチップレットを開発（NTTドコモ・ベンチャーズが2025年に出資）。Intel・Cisco・IBMなども参入

NVIDIAのジェンセン・フアンCEOは「銅と光のロードマップ」を掲げ、2028年ごろにCPOがAIインフラの主軸になるとの見方を示しています。一方で、各社は変調器の方式（マイクロリング型／マッハ・ツェンダー型）や集積方式で異なるアプローチを取っており、覇権はまだ定まっていません。

CPOの課題 ―― 「すごい技術」で終わらせないために

メリットの大きいCPOですが、実用化・普及には現実的なハードルが残ります。ここを正直に押さえておくことが重要です。

信頼性と故障ドメイン：光学部品はシステムの中でも故障しやすい部類とされます。プラガブルなら故障時にモジュールを差し替えるだけで済みますが、CPOは故障するとパッケージやスイッチ全体に影響しやすく、現場交換ができません
熱の問題：レーザは熱に弱く、発熱するASICの近くに置く設計が難しい。能動冷却（液冷など）が必要になる
歩留まりとコスト：光導波路をナノメートル精度で位置合わせし、高発熱のダイを接合する工程は難度が高く、歩留まりと検査（電気・光・デジタルの多面検査）が量産の壁になる
標準化・エコシステム：OIFやIEEEなどでの標準化が進行中で、マルチベンダーの相互運用性はこれから
ビジネスケースとタイミング：CPOが解決するのは主に消費電力と密度であり、ポート性能ではありません。調査会社からは「当面はプラガブルで3.2T/ポート級まで対応でき、CPOの大規模量産は時期尚早」との慎重論も出ています

中間解としての「LPO」

CPOの課題（特に交換性）を避けつつ省電力を狙う中間解として、LPO（リニアドライブ・プラガブルオプティクス）も注目されています。LPOは消費電力の大きいDSPを省きつつ、従来どおり着脱式を保つため、信頼性・保守性のリスクが低いのが利点です。当面はLPOとCPOが併存しながら、用途に応じて使い分けられる見通しです。

今後の見通し

最初のCPOスイッチは2025年後半に登場し、2026年が本格的な立ち上がりの年と目されています。信号速度は200G/レーンが基準になりつつあり、ファウンドリのロードマップでは6.4T・12.8T級の光エンジンも計画されています。ただし、前述の課題から「普及には数年かかる」という見方も根強く、過度な期待は禁物です。電力という最大の制約をどこまで下げられるかが、普及スピードを決めます。